使用Vivado完成直接型结构IIR滤波器VerilogHDL设计,含testbench与仿真,仿真结果优秀;
具体阐明可参考本人博客。
CSDN博客搜索:FPGADesigner
2022/9/30 17:29:17 1.55MB FPGA IIR Vivado Verilog
1
讲述了IIR数字滤波器的verilog完成过程
2022/9/30 17:26:49 355KB IIR滤波器 verilog
1
使用verilog语言描述的二阶巴特沃斯IIR滤波器,程序中有参数说明,已经运转通过
1
用Verilog言语编写的LCD1602驱动和显示程序,能在硬件上实现。
2017/7/17 22:58:04 271KB LCD1602显示程序
1
15个LED灯,点阵屏表现比分,添加有音乐模块,胜出时会播放音乐
2015/2/18 10:22:15 4.88MB 拔河游戏机
1
镁光sdram芯片Verilog仿真模型,合适写sdram控制器的朋友用
2017/6/5 4:53:38 7KB fpga-verilog-fpg
1
调制解调的编程,能很好的解释qam调制解调原理
2016/8/25 5:48:10 47KB
1
在校研究生,本人亲手写的,硬件测试过。
2019/6/9 17:31:21 2.39MB qpsk verilog
1
千兆以太网通信驱动模块(verilog),本模块采用windows7操作零碎,用xilinxISE14.7软件,NetAssist,Xcap软件,AX516芯片。
对千兆以太网双向通信做了验证。
2016/5/5 21:25:50 13.07MB verilog 千兆以太网 通信 驱动
1
共 905 条记录 首页 上一页 下一页 尾页
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡