监控网络,捕获一段工夫内网络上的IP数据包,按IP数据包的源地址统计出该源地址在该工夫段内发出的IP数据包的个数,并将其用图形表示出来。
2016/3/9 4:37:54 1.61MB IP协议
1
辛劳写了关于OFDM的详细仿真,从产生信息流到最终解调,包含星座图,误码率图。
包括了相关技术的详细解释,(信道编码,扩频,导频,信道估计等)。
注:本段程序不包括射频传输部分,即载波调制,基带调制为QPSK。
具体的教程可以参考我的相关文章。
1
hivesql解析工具类,传入sql(支持多段sql,以";"隔开),前往map获取表get("tables")获取sql语句get("sqls")
2018/6/16 10:53:12 4KB hive parser
1
段码式液晶驱动芯片IST3042的标准驱动参考程序。
含基础IO逻辑,IIC驱动底层程序,芯片初始化代码。
1
时间片即CPU分配给各个程序的时间,每个线程被分配一个时间段,称作它的时间片,即该进程允许运行的时间,使各个程序从表面上看是同时进行的。
如果在时间片结束时进程还在运行,则CPU将被剥夺并分配给另一个进程。
如果进程在时间片结束前阻塞或结束,则CPU当即进行切换。
2017/11/9 10:34:22 652KB 时间片,状态机,单片机
1
数码管数字识别,运用穿线法,检测八段数码管每一小段。
OpenCV+VC2013.
2015/9/8 17:40:13 12.07MB 数字识别, OpenCV
1
ArcGIS全国地图:包含地级区划、河道湖泊、省界、九段线等
2016/1/22 10:28:51 38.53MB ArcGIS地图
1
每道题包含一段话或一个句子,后面是一个不完整的陈述,要求你从四个选项中选出一个来完成陈述。
注意:答案可能是完成对所给文字主要意思的提要,也可能是满足陈述中其他方面的要求,你的选择与所提要求最相符合。
1.在像居里夫人这样一位崇高人物结束她的一生的时候,我们不要仅仅满足于回忆她的工作成果对人类已经作出的贡献。
第一流人物对于时代和历史进程的意义,在其道德质量方面,也许比单纯的才智成就方面更大。
即使是后者,它们取决于品格的程度,也远超过通常所认为的那样。
本段中“它们取决于品格的程度……”中的“它们”指代的内容是(   )。
A.第一流人物对于时代和历史进程的意义B.道德方面的意义比才智成就
2021/11/23 8:36:28 285KB 2011年广东省行政能力测试真题
1
7段LED数码管段码设计终极版本软件属绿色免安装版,只要将资料包解压,无须安装即可正常运行。
使用前请详细阅读协助文件。
2018/7/23 9:44:21 728KB 7段 LED
1
很实用的Verilog实例!目录:王金明:《VerilogHDL程序设计教程》程序例子,带说明。
【例3.1】4位全加器【例3.2】4位计数器【例3.3】4位全加器的仿真程序【例3.4】4位计数器的仿真程序【例3.5】“与-或-非”门电路【例5.1】用case语句描述的4选1数据选择器【例5.2】同步置数、同步清零的计数器【例5.4】用initial过程语句对测试变量A、B、C赋值【例5.5】用begin-end串行块产生信号波形【例5.6】用fork-join并行块产生信号波形【例5.7】持续赋值方式定义的2选1多路选择器【例5.8】阻塞赋值方式定义的2选1多路选择器【例5.9】非阻塞赋值【例5.10】阻塞赋值【例5.11】模为60的BCD码加法计数器【例5.12】BCD码—七段数码管显示译码器【例5.13】用casez描述的数据选择器【例5.15】用for语句描述的七人投票表决器【例5.16】用for语句实现2个8位数相乘【例5.17】用repeat实现8位二进制数的乘法【例5.18】同一循环的不同实现方式【例5.19】使用了`include语句的16位加法器【例5.20】条件编译举例【例6.1】加法计数器中的进程【例6.2】任务举例【例6.3】测试程序【例6.4】函数【例6.5】用函数和case语句描述的编码器(不含优先顺序)【例6.6】阶乘运算函数【例6.7】测试程序【例6.8】顺序执行模块1【例6.9】顺序执行模块2【例6.10】并行执行模块1【例6.11】并行执行模块2【例7.1】调用门元件实现的4选1MUX【例7.2】用case语句描述的4选1MUX【例7.3】行为描述方式实现的4位计数器【例7.4】数据流方式描述的4选1MUX【例7.5】用条件运算符描述的4选1MUX【例7.6】门级结构描述的2选1MUX【例7.7】行为描述的2选1MUX【例7.8】数据流描述的2选1MUX【例7.9】调用门元件实现的1位半加器【例7.10】数据流方式描述的1位半加器【例7.11】采用行为描述的1位半加器【例7.12】采用行为描述的1位半加器【例7.13】调用门元件实现的1位全加器【例7.14】数据流描述的1位全加器【例7.15】1位全加器【例7.16】行为描述的1位全加器【例7.17】混合描述的1位全加器【例7.18】结构描述的4位级连全加器【例7.19】数据流描述的4位全加器【例7.20】行为描述的4位全加器【例8.1】$time与$realtime的区别【例8.2】$random函数的使用【例8.3】1位全加器进位输出UDP元件【例8.4】包含x态输入的1位全加器进位输出UDP元件【例8.5】用简缩符“?”表述的1位全加器进位输出UDP元件【例8.6】3选1多路选择器UDP元件【例8.7】电平敏感的1位数据锁存器UDP元件【例8.8】上升沿触发的D触发器UDP元件【例8.9】带异步置1和异步清零的上升沿触发的D触发器UDP元件【例8.12】延迟定义块举例【例8.13】激励波形的描述【例8.15】用always过程块产生两个时钟信号【例8.17】存储器在仿真程序中的使用【例8.18】8位乘法器的仿真程序【例8.19】8位加法器的仿真程序【例8.20】2选1多路选择器的仿真【例8.21】8位计数器的仿真【例9.1】基本门电路的几种描述方法【例9.2】用bufif1关键字描述的三态门【例9.3】用assign语句描述的三态门【例9.4】三态双向驱动器【例9.5】三态双向驱动器【例9.6】3-8译码器【例9.7】8-3优先编码器【例9.8】用函数定义的8-3优先编码器【例9.9】七段数码管译码器【例9.10】奇偶校验位产生器【例9.11】用if-else语句描述的4选1MUX【例9.12】用case语句描述的4选1MUX【例9.13】用组合电路实现的ROM【例9.14】基本D触发器【例9.15】带异步清0、异步置1的
2020/10/10 20:05:56 127KB Verilog 实例 经典
1
共 935 条记录 首页 上一页 下一页 尾页
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡