搜索【ＶＥＲＩＬＯＧ】的结果-好快吧下载

verilog言语的HDMI模块

基于Verilog言语的HDMI控制模块，实现HDMI的时序控制，可以直接作为子模块调用

2019/11/27 1:51:21 54.08MB FPGA VERILOG HDMI

1

FPGA数字时钟（含闹钟）

6位数字时钟，verilog实现，方便移植，含闹钟设置，代码中闹钟部分以led闪烁表示，可修正，欢迎提问

2016/5/3 3:49:34 2.39MB 闹钟时钟 verilog Quartus

1

基于verilog的交通灯程序

基于verilog的交通灯程序,课程设计的时分绝对可以用得到。

2021/5/17 21:32:51 24KB 基于verilog的交通灯程序

1

基于FPGA的波形发生器

利用verilog完成的波形发生器

2015/8/8 15:21:26 7.5MB FPGA

1

二进制转换为十进制（Verilog代码）

适用于将二进制数转换为十进制，A为十进制，B为二进制。
{A,B}每次左移一位，判断A的每四位能否＞4，若大于四则+3，否则保持不变；
B为多少位二进制数则左移多少次。
最终A是B转换成十进制的数。
代码为32位二进制数转换为十进制数。

2019/7/2 12:56:05 13KB 二进制 十进制 Verilo

1

SPI经典IP内核verilog

SPI经典IP内核verilog言语写的逻辑设计代码

2021/1/21 17:29:14 49KB SPI经典 IP内核 verilog

1

ADCSPI配置FPGA代码

利用ADC的SPI，通过Verilog给出了对常见ADC的配置方法，并给出了详细的注释，易于代码的理解，只需针对本人的实际情况稍加修改便可直接使用

2022/10/11 10:14:47 3KB FPGA Verilog ADC SPI

1

基于Verilog+HDL的通信系统设计@

基于Verilog+HDL的通信系统设计@，需求的下载，有参考价值

2021/1/20 17:28:13 19.26MB verilog

1

verilog-A教程

verilga教程，适合初学.适合模型工作者的言语，下下来看看。

2017/8/12 5:41:08 265KB verilog a

1

可以自动生成Verilog的Testbench的Perl脚本

当前不需要再手写Testbech了，直接用这个就可以，输入你的verilog源码，直接就生成了可以测试的Testbench了。

2015/11/20 3:55:44 47KB Verilog Testbench Perl

1

钉钉无人值守自动打卡脚本永不迟到的神器安卓和苹果教程 New!

在日常工作中，钉钉打卡成了我生活中不可或缺的一部分。然而，有时候这个看似简单的任务却给我带来了不少烦恼。每天早晚，我总是得牢记打开钉钉应用，点击"工作台"，再找到"考勤打卡"进行签到。有时候因为工作忙碌，会忘记打卡，导致考勤异常，影响当月的工作评价。而且，由于我使用的是苹果手机，有时候系统更新后，钉钉的某些功能会出现异常，使得打卡变得更加麻烦。另外，我的家人使用的是安卓手机，他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说，每次打卡都是一次挑战。他们总是担心自己会操作失误，导致打卡失败。为了解决这些烦恼，我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习，我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。

2024-04-09 15:03 15KB 钉钉 钉钉打卡

个人信息

一言

热门下载

最新下载

其他资源