代码分为read_can_use.m和main_can_ues.m先运行read_can_use.m读取图片的像素值,使用奇异值分解的方法得到对应的特征。
程序预设了只读取前5个人的人脸图片,可以自己改成最多15个人。
然后运行main_can_use.m,程序会输出112323,每个数字代表一张图片最有可能的识别类别(就是人的编号)。
对每个人的11张图片,取前7张训练网络,后4张测试网络,取前5个人进行实验。
所以共有35个训练样本,20个测试样本。
比如输出的结果是111122123333…..,因为每4个数字是属于同一个人的,前四个都是1则都预测正确,第二组的4个数字2212中的那个1就是预测错误(本来是2预测成了1)。
由于参数的随机初始化,不保证每次的结果都相同。
2025/4/25 5:01:34 1.39MB 神经网络 人脸识别
1
这是基于RT-Thread4.0.2版本基础移植ADS1256驱动程序测试用例在.c文件最后部分
2025/4/25 3:01:25 7KB stm32
1
完整英文版ISO/IECGuide98-3:2008Uncertaintyofmeasurement--Part3:Guidetotheexpressionofuncertaintyinmeasurement(GUM:1995)(测量不确定度表示指南),本指南建立了评估和表达测量不确定性的一般规则,这些不确定性可以在各种精度水平以及许多领域(从车间到基础研究)特别是实验室校准标准和仪器并进行测试等。
为方便也附上国标GB/T27418-2017测量不确定度评定和表示(130页开始)供参考。
1
cudnn的测试程序。
用来检验cuda和cudnn的安装结果。
需要在linuxgcc环境下编译运行。
2025/4/24 15:09:24 4.37MB cudnn 例子
1
TPS54160,正负电压板,内部包含了原理图,PCB,经测试,可以使用
2025/4/24 13:36:40 861KB 正负电压 TPS54160 原理图,PCB
1
RINEX格式的GPS观测文件matlab读取程序(附测试数据),建议读者先弄清楚RINEX的格式,然后再来根据需要修改代码
2025/4/24 10:14:25 3.28MB GPS
1
基于FPGA的AD采样程序,内附详细的说明文档以及测试截图
2025/4/24 2:50:58 1.89MB FPGA AD
1
Spring是一个开源框架,它由RodJohnson创建。
它是为了解决企业应用开发的复杂性而创建的。
Spring使用基本的JavaBean来完成以前只可能由EJB完成的事情。
然而,Spring的用途不仅限于服务器端的开发。
从简单性、可测试性和松耦合的角度而言,任何Java应用都可以从Spring中受益。
2025/4/24 0:34:17 11.1MB Spring
1
IFIX5.5中文版64位授权文件,已测试可用。
2025/4/24 0:31:07 303KB IFIX IFIX5.5 IFIX5.5授权 授权文件
1
此为PDF电子书.要源码的见我其他下载资源.总共4个分卷,此为第1个.下全了才能正常解压.国内电子设计界著名教授北航夏宇闻又一力作!本书是《Verilog数字系统设计教程》(第2版)的姊妹篇。
内容简介回到顶部↑VerilogSOPC高级实验教程是为学习Verilog语言之后,想在FPGA上设计并实现嵌入式数字系统的人们而专门编写的。
本实验教程是《Verilog数字系统设计教程》(第2版)的后续课程,是姊妹篇。
本书通过由浅入深的10个实验,详细地介绍了ModelSim6.0和QuartusⅡ8.1的操作步骤,扼要地介绍了QuartusⅡ8.1的主要设计资源和SOPCBuilder等工具的应用方法,并阐述了如何配合自己设计的Verilog模块和FPGA中的内嵌处理器NiosⅡ等现成IP资源,设计并实现高性能嵌入式硬件/软件系统。
本实验教程也可以作为集成电路设计专业系统芯片(SoC)前端逻辑设计和验证课程的实验教材。
为了使阐述的内容更加具体,本教程中的每个实验均选用AlteraFPGA(型号为CycloneⅡEP2C35F672C8)实现,并在革新科技公司专业级实验平台GXSOC/SOPC运行通过。
本书可作为电子信息、自动控制、计算机工程类大学本科高年级学生和研究生的教学用书,亦可供其他工程技术人员自学与参考。
目录回到顶部↑第1讲ModelSimSE6.0的操作 1.1创建设计文件的目录 1.2编写RTL代码 1.3编写测试代码 1.4开始RTL仿真前的准备工作 1.5编译前的准备、编译和加载 1.6波形观察器的设置 1.7仿真的运行控制 总结 思考题第2讲Quartus8.1入门 2.1QuartusⅡ的基本操作知识 2.2QuartusⅡ的在线帮助 2.3建立新的设计项目 2.4用线路原理图为输入设计电路 2.5编译器的使用 2.6对已设计的电路进行仿真 2.7对已布局布线的电路进行时序仿真 总结 思考题.第3讲用Altera器件实现电路 3.1用CycloneⅡFPGA实现电路 3.2芯片的选择 3.3项目的编译 3.4在FPGA中实现设计的电路 总结 思考题第4讲参数化模块库的使用 4.1在QuartusⅡ下建立引用参数化模块的目录和设计项目 4.2在QuartusⅡ下进入设计资源引用环境 4.3参数化加法-减法器的配置和确认 4.4参数化加法器的编译和时序分析 4.5复杂算术运算的硬件逻辑实现 总结 思考题第5讲锁相环模块和SignalTap的使用第6讲QuartusⅡSOPCBuilder的使用第7讲在NiosⅡ系统中融入IP第8讲LCD显示控制器IP的设计第9讲BitBLT控制器IP第10讲复杂SOPC系统的设计本书的结束语附录GXSOC/SOPC专业级创新开发实验平台
2025/4/23 21:32:17 11.44MB Verilog SOPC FPGA
1
共 1000 条记录 首页 上一页 下一页 尾页
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡