verilog编程实现了MIPSCPU的多周期实现。



































2020/2/5 16:20:40 166KB verilog MIPS CPU modelsim
1
初学者,学惯用Verilog编写ARM的流水线处理器,代码和相应的实验报告都有
2017/7/4 9:22:40 11.43MB Verilog
1
本书采用流行的数学法,从计算机组成和设计向下至更精细的层次,详细展示了如何用Verilog和VHDL构建MIPS微处理器。
本书为学生提供了一个很好的机会,使他们可以在现代FPGA上进行大型的数字设计,既能增长学生的专业知识,又能启发学生运用所学知识去解决实际问题。
书中通过大量示例来协助读者加深对关键概念和技术的理解和记忆。
2016/6/25 22:07:18 30.98MB 计算机体系 数字设计 组成原理
1
FFT的蝶形运算完成饿Verilog源代码,这是我们的一个实验中的一个重要模块。
2021/3/18 1:53:42 5.11MB FFT 蝶形运算 Verilog 源代码
1
此程序为ST公司M25P64型flash的读写Verilog代码,程序里对关键接口加以正文,经本人调试可以使用。
2016/7/16 18:56:50 8KB flashVerilog
1
2048点FFT在FPGA下完成的Verilog程序
2018/7/20 5:42:55 unknown FFT FPGA
1
基于quartusII的五人表决电路设计实例,包含源代码,设计图,用verilog言语描述
2021/9/5 3:32:57 4.06MB quartusII eda
1
完好的RS232实现程序,包含相关的Testbench文件,能够正确仿真。
2017/5/10 10:51:01 9KB RS232 verilog
1
数字钟要求显示时间、日期、闹钟设定时间。
利用切换按键进行年月日、时间、闹钟定时操作,三种形态均可用增减两个按键进行调整,对于选中的数码管调整位,通过闪烁表示已经选中,例如:首先切换至日期,选中表示“年”的数码管,那么选中的位进行0.5秒的闪烁表示选中,其次可通过增减按键进行数字的增减。
另外在按键消抖后,每次按键按下,蜂鸣器响表示已经按下;
设定的闹钟到时候,按下任何按键均停止蜂鸣器,若没有按键按下,蜂鸣器长响至1min时长后,自动停止
2015/5/13 15:49:43 5.05MB verilo 万年历 数字时钟 闹钟
1
用verilog描述的i2c代码二线I2CCMOS串行EEPROM的设计是根据I2C协议,以及EEPROMAT24C02的datasheet来进行设计的。
基于I2C的设计很多,归根到底是控制SDA线及SCL线来让设备间进行通信。
它有固定的帧格式。
本设计中Sda数据线与各模块是通过寄存器来进行数据的输入输出。
EEPROM模块是进行行为级描述的,它是根据具体芯片来写的模仿逻辑,不可综合。
EEPROM_WR是读写控制程序,是通过开关组合电路和控制时序电路组成的。
开关组合电路其实就是选择在SDA及DATA上的数据,根据信号来选择输出。
具体的控制时序电路就是一个状态机来完成。
Signal模块是测试用的,以前只接触过一些简单的testbench,在这次实验中,由于testbench理解的不透彻,用modelsim仿真的时候地址和数据线处于不定态,但是整个的时序是正确的。
2017/9/13 13:03:32 174KB i2c verilog
1
共 874 条记录 首页 上一页 下一页 尾页
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡