NXPIMX6ULLEVK开拓板底板+中间板CADENCE原理图以及PCB源文件,CadenceAllegro方案文件，可作为你产物方案的参考。
2023/4/27 8:15:39
8.59MB
1
cadence原配原理图方案货物是conceptHDL，Cadence撮合Orcad后大大都人都在用captureCIS方案原理图，但个人公司照常付与conceptHDL，本教程介绍了使用conceptHDL举行原理图方案，阻滞能帮到初学者。
2023/4/20 16:02:08
7.94MB
1
在Allegro中导入公司的LOGO及中文字符方式。
客户频频会有把公司logo削减到PCB板卡上的需要。
在cadence的sourcelink网站，有一个响应的处置方案。
Howtoimportabitmapfile(BMP)intoAllegroPCBEditor将bmp的文档转换成Allegro能够导入的IPF格式，在用PCBEditor直接导入。
客户频频会有把公司logo削减到PCB板卡上的需要。
在cadence的sourcelink网站，有一个响应的处置方案。
Howtoimportabitmapfile(BMP)intoAllegroPCBEditor将bmp的文档转换成Allegro能够导入的IPF格式，在用PCBEditor直接导入。
2023/4/17 22:06:52
1.85MB
1
Altera_MAX1010M50DAF484fpga开拓板资料Cadence硬件原理图+PCB+Verilog例程源码+文档资料
2023/4/10 12:07:24
143.18MB
1
介绍丈量MOS电容的伏容特色曲线，咱们以tsmc18rf库里的mos_var_b为例介绍在cadence中若何丈量给定电容的伏容特色
2023/4/1 23:43:06
899KB
1
通过EE214等资料的学习，我们都会觉得gm/id设计方法十分方便直观有效率，但是对于众多使用Cadence作为设计工具的初学者们，Id/w~gm/Id，fT~gm/Id这些设计需要查用的特征曲线怎样得到确实一头雾水。
本人也是刚刚涉及模仿IC的设计，对于Cadence的使用也是相当不咋地，但是该设计方法确实诱人，所以找了一些资料，学习了这些曲线的绘制方法，写出来和大家分享，热烈欢迎批评指正，另外，本文的前半部分主要是对一文献的翻译（参考文献排名第一是也），后半部分为原创。
本人也是刚刚涉及模仿IC的设计，对于Cadence的使用也是相当不咋地，但是该设计方法确实诱人，所以找了一些资料，学习了这些曲线的绘制方法，写出来和大家分享，热烈欢迎批评指正，另外，本文的前半部分主要是对一文献的翻译（参考文献排名第一是也），后半部分为原创。
2023/3/10 16:36:05
498KB
1
很多EDA软件都需要用到LM_LICENSE_FILE这个环境变量，比如AlteraQuaruts、ModSim和cadence等软件，如果设置一个必然会造成其他软件的冲突，这个问题我们可以通过把相关软件的lincense.dat合并成一个共有文件来处理。
比如自由电子科技就用以下格式的文件来共享：
比如自由电子科技就用以下格式的文件来共享：
2023/3/7 4:51:33
49KB
1
在日常工作中，钉钉打卡成了我生活中不可或缺的一部分。然而，有时候这个看似简单的任务却给我带来了不少烦恼。
每天早晚，我总是得牢记打开钉钉应用，点击"工作台"，再找到"考勤打卡"进行签到。有时候因为工作忙碌，会忘记打卡，导致考勤异常，影响当月的工作评价。而且，由于我使用的是苹果手机，有时候系统更新后，钉钉的某些功能会出现异常，使得打卡变得更加麻烦。
另外，我的家人使用的是安卓手机，他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说，每次打卡都是一次挑战。他们总是担心自己会操作失误，导致打卡失败。
为了解决这些烦恼，我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习，我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03
15KB