1.利用VHDL语言设计基于计算机电路中时钟脉冲原理的数字秒表。
该秒表计时范围为0秒~59分59.99秒,显示的最长时间为59分59秒,计时精度为10毫秒,并且具有复位功能。
复位开关一旦打开所有位都为0。
2.秒表有共有6个输出显示,分别为百分之一秒、十分之一秒、秒、十秒、分、十分,所以共有6个计数器与之相对应,6个计数器的输出全都为BCD码输出,这样便与同显示译码器的连接。
2023/12/1 18:18:19 208KB 数字表
1
用VHDL语言实现16阶FIR滤波器,基于分布式查找表的方法,对各个模块进行编程。
2023/11/23 6:21:26 1.25MB vhdl FIR
1
数字滤波器的MATLAB与FPGA实现第2版[杜勇编著]2014年版VHDL语言板PDF是高清版,是学习信号处理和FPGA不可多得的好书!
2023/11/2 4:13:34 97.76MB FPGA 数字滤波器 杜勇
1
Xilinx官方教程,如何使用ChipScope在线逻辑分析仪,讲解了ICON、ILA、VIO核的使用方法,使用的是Verilog语言。
在这个链接中使用VHDL语言将其进行了实现:http://blog.csdn.net/sundonga/article/details/42044007
2023/10/17 3:43:31 236KB xilinx chipscope
1
在FPGA/CPLD内实现RS232接口的发送和接收程序,使用VHDL语言描述。
2023/9/24 14:42:50 225KB RS232 VHDL
1
基于VHDL语言的VGA图像显示程序及其工程文件
1
VHDL语言编写的简单计算器,包含加减乘除运算
2023/9/14 22:44:11 141KB 计算器VHDL语言实现
1
信号发生器源代码能实现三角波方波正玄波锯齿波
2023/9/4 18:51:49 361KB vhdl 信号发生器 源代码
1
五人表决器VHDL语言编写,校园实验使用的,很好
2023/8/20 18:15:39 283KB 五人表决器 VHDL语言编写
1
该文件为VHDL语言实现的简易计算器,在Quatus环境下编译链接下载
2023/8/14 8:58:23 1.56MB 计算器VHDL
1
共 109 条记录 首页 上一页 下一页 尾页
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡