中国大学mooc猴博士爱讲课资源课时1数制及转换02课时2逻辑门电路可试看03课时3化简逻辑表达式04课时4组合逻辑电路的分析与设计05课时5最小项06课时6常用集成器件07课时7触发器08课时8计数器集成芯片09课时9分析时序逻辑电路10课时10脉冲波形的产生与整形
2024/10/2 19:40:34
3.62MB
1
eclipseUML插件AmaterasUML_1.3.4.zip（官方原版）,可以通过拖拽Java源文件，轻松生成类图结构，同时支持活动图、时序图和用例图
2024/10/1 4:12:03
3.34MB
1
VerilogHDL扫盲文 VerilogHDL那些事儿_建模篇(vivado) Verilog_HDL_那些事儿_时序篇(verilogmodelsim) VerilogHDL那些事儿-整合篇
2024/9/29 6:19:30
62.14MB
1
活动图用例图时序图
2024/9/22 5:18:52
1.73MB
1
该程序是使用Verilog编写的SPI接口程序，同时可被VHDL调用，程序已经封装好，只需要将SPI接口引脚分配好，将所需传输的数据放入“senddata”中即可，同时提供了仿真时序图便于理解
2024/9/20 3:39:15
425KB
1
本资源主要是DHT22使用例程，不同于DHT11，DHT22时序上有所改变，本程序经过亲自编写，且使用正常。
在此分享给大家。
在此分享给大家。
2024/9/13 6:52:12
4.24MB
1
餐馆预约管理系统，Rose建模，需求分析，模块设计等都很详细，还包含了用例图，时序图，活动图等，并且每个文档都是独立的，值得参考。
2024/9/8 15:49:13
109KB
1
VerilogHDL是硬件描述语言的一种，用于数字电子系统设计。
它允许设计者用它来进行各种级别的逻辑设计，可以用它进行数字逻辑系统的仿真验证、时序分析、逻辑综合。
它是目前应用最广泛的一种硬件描述语言。
据有关文献报道，目前在美国使用VerilogHDL进行设计的工程师大约有60000人，全美国有200多所大学教授用Verilog硬件描述语言的设计方法。
在我国台湾地区几乎所有著名大学的电子和计算机工程系都讲授Verilog有关的课程。
它允许设计者用它来进行各种级别的逻辑设计，可以用它进行数字逻辑系统的仿真验证、时序分析、逻辑综合。
它是目前应用最广泛的一种硬件描述语言。
据有关文献报道，目前在美国使用VerilogHDL进行设计的工程师大约有60000人，全美国有200多所大学教授用Verilog硬件描述语言的设计方法。
在我国台湾地区几乎所有著名大学的电子和计算机工程系都讲授Verilog有关的课程。
2024/9/7 17:41:01
1.73MB
1
在日常工作中，钉钉打卡成了我生活中不可或缺的一部分。然而，有时候这个看似简单的任务却给我带来了不少烦恼。
每天早晚，我总是得牢记打开钉钉应用，点击"工作台"，再找到"考勤打卡"进行签到。有时候因为工作忙碌，会忘记打卡，导致考勤异常，影响当月的工作评价。而且，由于我使用的是苹果手机，有时候系统更新后，钉钉的某些功能会出现异常，使得打卡变得更加麻烦。
另外，我的家人使用的是安卓手机，他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说，每次打卡都是一次挑战。他们总是担心自己会操作失误，导致打卡失败。
为了解决这些烦恼，我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习，我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03
15KB