w5500TCP/IP协议栈FPGA源码verilog开辟
2020/7/7 10:24:22 7KB W5500 Verilo
1
VHDL与verilog代码互转工具,含破解软件,运用教程,亲测有用
2021/4/8 17:09:36 19.25MB VHDL verilog
1
这里面包括了AES加密算法使用ModelSim仿真软件和Verilog言语完成的功能模块代码和测试模块代码
2021/3/12 19:05:49 8KB Verilog、AES
1
2013年电子设计竞赛E题《简易数字信号传输功能分析仪》源代码,dds部分采用verilog,液晶部分采用单片机,有详细注释,获北京市二等奖
2021/4/18 1:24:17 2.77MB 简易 频率特性 测试仪 电子设计竞赛
1
利用vivado的MIGIP来完成DDR3读写操作,用verilog完成
2016/8/1 9:45:08 22.98MB vivado verilog DDPR3
1
risc-vcore的Verilog源码,
2019/8/18 18:12:20 2.69MB riscv risc-v
1
大学数电实验报告,使用quartusii软件编写verilog代码实现数字钟,有计时,校准,复位,闹钟,报误点数,时制切换功能
2017/3/23 23:01:57 396KB verilog 数字钟 代码 报告
1
H.264标准解码器全部verilog源码,包括帧内、帧间、变换编码、熵编码、滤波等一切模块
2020/7/6 9:22:20 808KB H.264 verilog decoder
1
组成原理实验课的内容用Verilog言语写的流水线CPU,五级流水
2017/5/7 17:01:51 4.33MB Verilog 流水线CPU
1
这个手册将向你引见使用NC-Verilogsimulator和SimVision。
本文使用的是一个用Veilog硬件编程语言编写的一个饮料分配机,通过这个例子你将学会nc-verilog的基本使用方法
2015/9/24 9:51:06 1.09MB nc-verilog 应用学习
1
共 878 条记录 首页 上一页 下一页 尾页
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡