2/4/8输出RR调度verilog代码,
2023/1/30 20:21:54 2KB verilog 调度
1
AX7103(黑金)Verilog教程,详细的各个例程阐明,包括PCIE接口技术等,可以用来学习Vivado和Verilog,作为基础文档,非常有用。
2023/1/27 12:02:12 10.54MB Vivado FPGA Verilog 例程
1
控制核心I2C器件的主控verilog源码,本人写的第二版代码,实际验证与仿真测试通过。
网上很多的源码,本人觉得十分繁琐,固编写此源码
2023/1/19 6:05:26 2KB i2c verilog
1
使用verilogHDL语言编写的串口IP核,其中的全部代码,经过波形仿真验证,内附说明文档,已经过仿真,可完满运行。
2023/1/18 15:30:06 1.75MB verilog uart ip核
1
FPGA实现LVDS信号输出,可输出所需求的RGB等画面,LVDS是单通道输出verilog控制24寸TFT
2023/1/17 10:31:15 2.73MB FPGA LVDS LCD verilog
1
可以完成包括负数的加减乘除运算的计算器。
----------------------------------------------------------------------
2023/1/17 8:20:53 107KB fpga
1
简约使用verilog语言编写的数字时钟,并且可以输入预设时间调整,时分秒分三段描述,简约明了
2023/1/15 21:17:48 2KB Verilog FPGA 电子钟 时钟
1
从网上下载的opensourcesdcard仿真模型,调试时发现代码写的质量比较差,更正了一些错误,用于仿真一些基本操作还可以,参看代码中的命令编号case处理,不是所有命令都支持,单个block读,多block连续读,已经验证。
其他读写没有使用,不知道能否有问题。
2023/1/13 1:18:13 31KB SDCARD VERILOG SIMULATION
1
作为电子学专业的王牌技能,值得很多同学一学,对于工作生活协助极大!
2023/1/10 11:31:34 16.39MB Verilog手册
1
《Verilog数字零碎设计教程[夏宇闻]第四版》PPT课件最新版
2016/6/24 21:06:17 14.35MB verilo fpga 数字系统
1
共 883 条记录 首页 上一页 下一页 尾页
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡