黑金FPGA开发板例程verilog代码,关于整合的一些讲解
2023/7/29 17:05:06 20.31MB 黑金FPGA verilog 整合
1
AHB、APB总线转换桥电路、verilog代码实现
2023/7/26 15:21:32 26KB AHB、APB总线、桥
1
对于有兴趣研究椭圆曲线加密算法及硬件实现的朋友们非常有帮助
2023/7/22 9:34:22 1.72MB ecc,椭圆曲线加密,verilog
1
基于Verilog代码和调用IP核的ROM模块存储波形,实现基于FPGA的正弦波信号输出以及波形的仿真
2023/6/29 22:12:47 2.54MB 正弦波
1
除法器:32处以16位,fpga可综合,verilog代码
2023/6/2 8:52:15 22KB 除法器
1
本资源是利用verilog语言实现的从设备接收存储数据,严格按照I2C总线时序来开发设计的,对于初学者有很大的帮助。
2023/6/1 17:22:28 10.95MB I2C;FPGA;时序
1
残缺的AES加密的verilog代码,经由验证在FPGA内能够实现,并且还附带响应的仿真情景以及能够实施的剧本文件,极具参考价钱,一种典型的AES加密的verilog实现方式
2023/5/14 21:20:43 103KB AES
1
这个文件用Verilog语言描摹了jtag的成果
2023/4/24 4:23:34 875KB jtag
1
硬件语言Verilog写的AD9851调试代码,基于CycloneII代板写运行的,外面有调试残缺的工程,亲测可用。
2023/4/16 2:52:29 5.69MB AD9851
1
VerilogHDL使用法度圭表标准实例精讲书籍资料+Verilog代码合集
2023/4/15 19:09:10 85.46MB Verilog HDL代码 FPGA设计书籍
1
共 112 条记录 首页 上一页 下一页 尾页
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡