LTSPICE电路仿真软件凌力尔特公司推出LTspiceIV，这是其免费SPICE电路仿真软件LTspice/SwitcherCADIII所做的一次重大更新。
LTspiceIV具有专为提升现有多内核处理器的利用率而设计的多线程求解器。
另外，该软件还内置了新型SPARSE矩阵求解器，这种求解器采用汇编语言，旨在接近现用FPU(浮点处理单元)的理论浮点计算限值。
当采用四核处理器时，LTspiceIV可将大中型电路的仿真速度提高3倍。
LTspiceIV具有专为提升现有多内核处理器的利用率而设计的多线程求解器。
另外，该软件还内置了新型SPARSE矩阵求解器，这种求解器采用汇编语言，旨在接近现用FPU(浮点处理单元)的理论浮点计算限值。
当采用四核处理器时，LTspiceIV可将大中型电路的仿真速度提高3倍。
2024/5/19 3:53:10
39.86MB
1
使用verilog实现了设计了一个符合IEEE标准的32位单精度浮点数乘法器，并使用Modelsim进行仿真。
2024/5/3 20:25:36
5.89MB
1
本来开发计算器,发现要用到大数运算，于是写了本代码。
包括大数的加减乘除，开方，包括浮点，符合处理。
纯C语言，在VS2010上测试OK，未知BUG若干。
包括大数的加减乘除，开方，包括浮点，符合处理。
纯C语言，在VS2010上测试OK，未知BUG若干。
2024/4/11 0:12:17
34KB
1
本人实战项目用C#编程读取多块电表，按照时序读取，解读电力协议报文，自动统计数据，转换成浮点数据。
2024/3/25 17:20:43
100KB
1
SystemGenerator通过将Xilinx开发的一些模块嵌入到Simulink的库中，可以在Simulink中进行定点仿真，可以设置定点信号的类型，这样就可以比较定点仿真与浮点仿真的区别。
并且可以生成HDL文件，或者网表，可以在ISE中进行调用。
或者直接生成比特流下载文件。
能够加快DSP系统的开发进度。
并且可以生成HDL文件，或者网表，可以在ISE中进行调用。
或者直接生成比特流下载文件。
能够加快DSP系统的开发进度。
2024/3/21 4:32:49
14.14MB
1
《国外计算机科学教材系列•Intel汇编语言程序设计(第5版)》全面细致地讲述了汇编语言程序设计的各个方面。
从微处理器体系结构、工作机制到指令集；
从最基本的编译器链器的使用到高级过程、结构和宏的使用；
从用纯汇编编写程序到用C／C++等最新编译器与汇编的混合接口编程；
从16位实模式下BIOS、DOS实模式文本及图形程序设计到32位保护模式的Windows程序设计；
从磁盘基础知识到Intel指令编码、浮点运算等相关知识都做了深入而细致的讲解。
从微处理器体系结构、工作机制到指令集；
从最基本的编译器链器的使用到高级过程、结构和宏的使用；
从用纯汇编编写程序到用C／C++等最新编译器与汇编的混合接口编程；
从16位实模式下BIOS、DOS实模式文本及图形程序设计到32位保护模式的Windows程序设计；
从磁盘基础知识到Intel指令编码、浮点运算等相关知识都做了深入而细致的讲解。
2024/3/15 3:23:29
53.3MB
1
今天小编专门以创龙科技的TL6678F-EasyEVM评估板为例为大家详细讲解一款TIKeyStone架构C6000系列TMS320C6678八核C66x定点/浮点DSP与XilinxKintex-7FPGA处理器设计的高端异构多核评估板，如何进行DSP（数字信号处理）RTOS（实时操作系统）案例开发，为了方便大家学习与查阅。
由于篇幅过长，将分为几个章节为大家讲解。
请留意后续发文！感谢大家的支持与厚爱！
由于篇幅过长，将分为几个章节为大家讲解。
请留意后续发文！感谢大家的支持与厚爱！
2024/3/11 13:56:30
595KB
1
在日常工作中，钉钉打卡成了我生活中不可或缺的一部分。然而，有时候这个看似简单的任务却给我带来了不少烦恼。
每天早晚，我总是得牢记打开钉钉应用，点击"工作台"，再找到"考勤打卡"进行签到。有时候因为工作忙碌，会忘记打卡，导致考勤异常，影响当月的工作评价。而且，由于我使用的是苹果手机，有时候系统更新后，钉钉的某些功能会出现异常，使得打卡变得更加麻烦。
另外，我的家人使用的是安卓手机，他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说，每次打卡都是一次挑战。他们总是担心自己会操作失误，导致打卡失败。
为了解决这些烦恼，我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习，我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03
15KB