cic滤波器的VHDL法度圭表标准，残缺的VHDL语言描摹的5级级联CIC滤波器。
能够取种种抽取倍数（num），当不使历时能够被旁路（bypass），时钟使能（clk_en）.抽取后的盘算量小（flag）。
能够取种种抽取倍数（num），当不使历时能够被旁路（bypass），时钟使能（clk_en）.抽取后的盘算量小（flag）。
2023/4/6 9:02:45
3KB
1
用css6掀开复制外面代码加在你的flash中，变量名TIME，就可显展现数字时钟年月日星期小时候钟秒钟，大概直接导出swf便是一个flash时钟了，配景色调改为玄色。
2023/4/5 3:52:09
5KB
1
基于VB的地-日-月模拟法度圭表标准，地球绕太阳转，月球绕地球转阐发：1.基于VB情景的编程2.shape1代表太阳，shape2代表地球，shape3代表月亮3.还需要两个时钟抑制器即Timer1以及Timer2时钟周期的属性值不合能力够模拟太阳-地球-月亮运行
2023/3/31 12:47:04
1KB
1
STM32F205多成果LCD时钟,部份资料,keil工程代码.adPCB文件,C#上位机USB批量传输lib-usb波及i2c接口的MPU6050姿态模块一阶二阶滤波,高精度ds3231RTC大容量SPIflash高成果STm32F2抑制器8080接口的240*320LCD展现器(ili9335)集成emwin使用抗锯齿实现表盘
2023/3/30 21:45:48
47.91MB
1
FX2N源码V3.8版，法度圭表标准框架明晰，反对于丰厚PLC指令，自己亲自测试代码，PLC法度圭表标准与三菱GXWorks美满兼容假如感应宝物好反对于AD/DA模数以及数模转换反对于modbus总线通讯反对于高速脉冲输入成果PLSY反对于RS232触摸屏通讯反对于RTC时钟反对于浮点运算
2023/3/28 0:04:21
25.12MB
1
用于实现时钟的Verilog代码，时钟成果熟年月日，平年分辨，大小月分辨，秒表，闹钟以及整点报时。
可直接用于basy3板写板
可直接用于basy3板写板
2023/3/27 0:25:07
22KB
1
DDS原理的详尽介绍，DDS是直接数字式频率剖析器(DirectDigitalSynthesizer)的英文缩写，是一项关键的数字化本领。
与传统的频率剖析器相比，DDS具备低资源、低功耗、高分说率以及快捷转换功夫等短处，普及使用在电信与电子仪器规模，是实现配置配备枚举全部字化的一个关键本领。
DDS芯片中首要搜罗频率抑制寄存器、高速相位累加器以及正弦盘算器三个部份(如Q2220)。
频率抑制寄存器能够串行或者并行的方式装载并寄存用户输入的频率抑制码;而相位累加器依据频率抑制码在每一个时钟周期内举行相位累加，患上到一个相位值;正弦盘算器则对于该相位值盘算数字化正弦波幅度(芯片普齐全过查表患上到)。
DDS芯片输入的普通是数字化的正弦波，于是还需经由高速D/A转换器以及低通滤波器才气患上到一个可用的模拟频率信号。
与传统的频率剖析器相比，DDS具备低资源、低功耗、高分说率以及快捷转换功夫等短处，普及使用在电信与电子仪器规模，是实现配置配备枚举全部字化的一个关键本领。
DDS芯片中首要搜罗频率抑制寄存器、高速相位累加器以及正弦盘算器三个部份(如Q2220)。
频率抑制寄存器能够串行或者并行的方式装载并寄存用户输入的频率抑制码;而相位累加器依据频率抑制码在每一个时钟周期内举行相位累加，患上到一个相位值;正弦盘算器则对于该相位值盘算数字化正弦波幅度(芯片普齐全过查表患上到)。
DDS芯片输入的普通是数字化的正弦波，于是还需经由高速D/A转换器以及低通滤波器才气患上到一个可用的模拟频率信号。
2023/3/26 17:41:04
143KB
1
在日常工作中，钉钉打卡成了我生活中不可或缺的一部分。然而，有时候这个看似简单的任务却给我带来了不少烦恼。
每天早晚，我总是得牢记打开钉钉应用，点击"工作台"，再找到"考勤打卡"进行签到。有时候因为工作忙碌，会忘记打卡，导致考勤异常，影响当月的工作评价。而且，由于我使用的是苹果手机，有时候系统更新后，钉钉的某些功能会出现异常，使得打卡变得更加麻烦。
另外，我的家人使用的是安卓手机，他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说，每次打卡都是一次挑战。他们总是担心自己会操作失误，导致打卡失败。
为了解决这些烦恼，我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习，我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03
15KB