都说外形机三段式的好,然则网上的资料多少乎都是一段揉进去自己写了个EEPROM的verilog三段式代码用VCS做的仿真DVE看的波形
2023/5/8 4:28:05 13KB I2C总线 EEPROM 状态机 verilog
1
基于verilog的CMI编码实现,首要使用于一些光纤传输中,付与NRZ双极性不归零码实现。
2023/5/3 22:36:14 142KB verilog CMI
1
8051IP核Verilog以及VHDL代码全集.DW8051(Verilog版).反向剖解是学习IC方案的捷径,阻滞对于巨匠有帮手!
2023/5/2 23:02:13 66KB 8051IP核 Verilog VHDL 代码
1
用verilog编写实现移位寄存器的成果并在开拓板上展现。
2023/5/2 11:38:02 606KB FPGA
1
RS编码器,译码器,首要付与FPGA来实现软件使用verilog语言,从原理到硬件的实现,举行了成果仿真以及板上调试,验证准确
2023/5/1 4:32:30 1.06MB RS 编码器,译码器
1
EDA课程方案报告,彩灯抑制器,大学eda本领方案,波及到verilog语言
2023/5/1 2:55:27 196KB eda 课程设计 彩灯
1
基于verilog的步进电机驱动,付与分频法
2023/4/30 9:34:25 925B fpga 步进电机驱动
1
Verilog实现31条指令的单周期CPU,在Nexy4板上可直接下板
2023/4/29 12:12:53 20KB CPU Verilog MIPS 计算机组成
1
自己用verilog方案的一款电子表源代码,能够展现年月日,小时,分钟,秒。
并实现润年以及平年的转换。
外面搜罗验证平台,相对于原创!!
2023/4/29 7:42:01 3KB verilog VHDL 电子表 源代码
1
基于verilog的交通灯,带有测试鼓舞。
2023/4/29 1:56:33 3.63MB verilong 交通灯 traffic
1
共 876 条记录 首页 上一页 下一页 尾页
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡