基于FPGA的幅度可调信号发生器,Verilog语言设计,载波和调制波均可按键控制,频率可控,即AM信号发生器
2023/6/2 8:34:46 275KB FPGA 幅度可调
1
8051IP核Verilog和VHDL代码全集.A:8051核(Verilog版)::反向解剖是学习IC设计的捷径,希望对大家有帮助!
2023/6/2 8:19:56 247KB 8051IP Verilog VHDL 代码
1
除法器:32处以16位,fpga可综合,verilog代码
2023/6/2 8:52:15 22KB 除法器
1
8B10B源代码,高级资源,ISE14.7亲试可用。
2023/6/1 22:58:17 36KB 8B10B, 数字通讯
1
本资源是利用verilog语言实现的从设备接收存储数据,严格按照I2C总线时序来开发设计的,对于初学者有很大的帮助。
2023/6/1 17:22:28 10.95MB I2C;FPGA;时序
1
序列检测器语言,verilog数字逻辑方面的
2023/6/1 6:25:28 14KB 序列检测器
1
MasterSPI的Verilog源代码(包括文档测试程序),强烈推荐
2023/5/31 20:47:25 182KB SPI Verilog
1
使用Verilog实现16位单周期CPU,并且进行PCPU的软件仿真之前上传的那个是32位的,传错了不好意思
2023/5/31 13:02:53 8KB MIPS 16位
1
这是NANDFLASH控制器的verilog源码,很有参考价值!这是NANDFLASH控制器的verilog源码,很有参考价值!
2023/5/31 10:29:21 5KB NAND FLASH
1
非常详细的FGPA设计指导书,Verilog程序,包含初学者接触的各种内容。
2023/5/29 17:20:12 11.07MB FPGA Verilog 教程
1
共 890 条记录 首页 上一页 下一页 尾页
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡