五级流水线MIPS指令集cpu设计,verilog语言,通过modelsim与ISE并下载FPGA验证(计算机组成原理)
2023/6/6 20:06:16 9.01MB MIPS CPU 流水线
1
nexys3开拓板的实例教程,搜罗verilogVHDL代码以及UCF文件代码以及ISE使用流程,适宜低级人员入门学习从最约莫的二输入末了
2023/5/13 6:05:22 1.66MB xilinx FPGA ISE nexys3
1
ISE13.2以上能够编纂,直接掀开可用,连bit文件都有,直接掀开就好
2023/4/22 3:08:30 3.53MB FPGA ,AD9910 QPSK ISE
1
盘算机组成原理课程试验:一个MIPS五级流水线CPU内含部份源代码以及试验文档,verilog实现,开拓平台为ISE
2023/4/17 22:28:38 369KB CPU VERILOG PIPE LINING
1
xilinx公司ISE方案软件的典型入门教程,看完即上手。
2023/3/25 18:18:41 2.86MB ISE XILINX FPGA 入门教程
1
用XILINX的ISE2014.4开拓的32位ALU。
已经由仿真调试。
2023/3/25 16:52:25 495KB ISE XILINX ALU
1
基于basys2的12进制计数器,已经运行经由,用vhdl语言编写,开拓软件为ISE
2023/3/25 1:38:11 837KB vhdl 12进制计数器 basys2板卡
1
ise中综合的各个参数的引见以及配置的说明
2023/3/13 20:27:30 457KB 编译器 fpga/cpld
1
本项目是使用Xilinx的ISE开发工具建立的工程,代码规范、可移植性强,保证下载者可以实现真实效果(如有技术疑问请加群:450843130进行一致答复)。
文件分类清晰包括ISE工程、RTL代码、Sim仿真代码。
该工程通过一个led的例子实现了icap在线升级的功能,使用到了官方提供的原语。
2023/2/13 2:19:52 475KB FPGA ISE icap
1
该工程源码是通过了modelsim和ISE仿真调试的,次要功能是在FPGA环境下实现了AES256位密钥加解密。
2017/3/9 22:10:09 30KB FPGA ISE AES 加密
1
共 71 条记录 首页 上一页 下一页 尾页
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡