ise中综合的各个参数的引见以及配置的说明
2023/3/13 20:27:30 457KB 编译器 fpga/cpld
1
本项目是使用Xilinx的ISE开发工具建立的工程,代码规范、可移植性强,保证下载者可以实现真实效果(如有技术疑问请加群:450843130进行一致答复)。
文件分类清晰包括ISE工程、RTL代码、Sim仿真代码。
该工程通过一个led的例子实现了icap在线升级的功能,使用到了官方提供的原语。
2023/2/13 2:19:52 475KB FPGA ISE icap
1
该工程源码是通过了modelsim和ISE仿真调试的,次要功能是在FPGA环境下实现了AES256位密钥加解密。
2017/3/9 22:10:09 30KB FPGA ISE AES 加密
1
非常非常难得,可以说网上都没有;
这是我花了非常大的力气找到的,MP3的verilog硬件实现_完好工程;
可以在ISE综合生成下载文件。
还有说明文档。
2017/7/4 10:23:41 4.32MB MP3 verilog FPGA xilinx
1
基于ISE的基础数字时钟工程,AprojectisbasedonISE.
2018/9/6 6:24:35 3.85MB ISE project clock
1
最新ISE镜像文件,包含ISE最新功能。
由于文件比较大3.88G,上传到百度网盘了。
给需要的人使用。
2016/6/20 4:24:10 77B ise ise-1.4.0
1
实测亲测xilinxfpgauart串口rs232例子实例工程,ISE打包工程,不出错发送接收数据测试,无状态机,节省资源3根线串口,可以学习rs232串口和倍频ipcore用法,字节编写,用verilog编写基于一个xilinx的学习板子,具体io配置请看工程,测试内容内容是pc用uartrs232发一个字节到fpga,fpga收到之后马上把字节加1发回给pc,uart的波特率是50m时钟,用到了ise的pll倍频,可以学习pll用法,uart的verilog代码没有用到状态机,只用到txd,rxd,gnd这3根最基本的串口通讯线,极大的简化了fpga资源。
整个工程打包,方便大家下载到之后可以马上用,相信对初学xilinxfpga或者ipcone用法的初学者来说,学习很用协助。
2017/7/10 11:55:26 503KB uart串口 rs232 ise工程 实测亲测
1
基于FPGA的2ASK调制解调,里面有详细的工程说明,对于学习ISE软件和通信原理的知识很有协助
2016/2/23 11:30:53 393KB FPGA,2ASK,调制解调,ISE
1
本代码是FPGA实现CAN总线控制器的开源代码,工程文件可直接经过ISE调试!
2019/3/16 22:19:40 1.01MB IP核 CAN总线 控制
1
很详细的ISE的ROMIP核的使用方法,一步一步产生及怎样应用。
2017/8/5 16:52:45 1021KB fpga,ip核,xilinx
1
共 64 条记录 首页 上一页 下一页 尾页
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡