问题1.(1)画出该系统的顶层用例模型、最终的分析对象模型和系统级别的动态模型。
(2)定义该系统的功能性需求和非功能性需求,并加以描述。
问题2.描述该系统的子系统分解结论,并清晰定义子系统之间的接口。
设计问题1中第(2)问中的任意一条非功能性需求。
问题3.(1)给出该系统可行的软件体系结构(架构)设计结论,用图示配合文档的形式进行说明。
(2)设计问题1中第(2)问中的任意一条非功能性需求(注意:需与问题2中的非功能性需求不同)。
问题4.(1)分析一下本系统实现中将可能涉及的设计模式会有哪些?并说明你的理由。
(2)设计问题1中第(2)问中的任意一条非功能性需求(注意:需与问题2和问题3中的非功能性需求不同)。
问题5.(1)定义该系统的测试计划,并依据用例和黑盒测试用例设计策略,给出2个不同的测试用例。
(2)试用OCL语言描述问题2中定义的任意一个接口。
2023/9/7 9:36:02 114KB 软件工程
1
使用MATLAB编写的字母识别软件,程序中编写了顶层的GUI界面
2023/9/5 6:01:36 5.85MB 字母识别 机器学习
1
在原有版本上完整修复了目录链接。
前言1范围2规范性引用文件3术语和定义4缩略语5文档过程5.1概述5.2源材料准备5.3文档计划5.4文档开发5.5评审5.6与其他公司的文档开发子合同6文档编制要求6.1软件生存周期与各种文档的编制6.2文档编制中的考虑因素7文档编制格式7.1可行性分析(研究)报告(FAR)7.2软件开发计划(SDP)7.3软件测试计划(STP)7.4软件安装计划(SIP)7.5软件移交计划(STrP)7.6运行概念说明(OCD)7.7系统/子系统需求规格说明(SSS)7.8接口需求规格说明(IRS)7.9系统/子系统设计(结构设计)说明(SSDD)7.10接口设计说明(IDD)7.11软件需求规格说明(SRS)7.12数据需求说明(DRD)7.13软件(结构)设计说明(SDD)7.14数据库(顶层)设计说明(DBDD)7.15软件测试说明(STD)7.16软件测试报告(STR)7.17软件配置管理计划(SCMP)7.18软件质量保证计划(SQAP)7.19开发进度月报(DPMR)7.20项目开发总结报告(PDSR)7.21软件产品规格说明(SPS)7.22软件版本说明(SVD)7.23软件用户手册(SUM)7.24计算机操作手册(COM)7.25计算机编程手册(CPM)附录A(规范性附录)面向对象软件的文档编制A.1综述A.2总体说明文档A.3用况图文档A.4类图文档A.5顺序图文档A.6协作图文档A.7状态图文档A.8活动图文档A.9构件图文档A.10部署图文档A.11包图文档参考文献
1
这是个串口通信的Verilog代码,代码简单明了。
在顶层收到PC一个字节然后再发给PC。
适合初学者使用
2023/8/30 12:57:42 3.99MB 串口 Verilog TestBench
1
基于vhdl实现了一个简单cpu,内部帮助文档有指令集说明,以及硬件的顶层设计图
2023/8/26 18:31:06 2.51MB fpga cpu vhdl
1
毕马威与阿里研究院结合各自的行业经验,在和相关专家和学者进行了深入研究的基础上,提出了“数据大治理生态体系”这一全新概念,将传统意义上企业端的数据治理上升到了社会层面,强调从顶层设计上明确各相关主体的权利和义务,在保护个人隐私和数据安全、挖掘数据价值、促进数字经济发展的多重目标之间达到平衡,从而实现社会效益的最大化和可持续发展。
深入讲解企业端、公众端、政府端如何构建数据大治理生态体系,并实现数据大治理生态体系的可持续发展。
1
本书旨在基于全国信息技术标准化技术委员会SOA分技术委员会近百家成员单位的信息化和标准化工作经验,分四个篇章,从用户的角度阐明智慧城市和SOA的概念、我国智慧城市建设情况、SOA在智慧城市中的作用以及智慧城市技术体系和标准体系,梳理分析典型领域的智慧应用建设状况,介绍19个不同地域智慧城市规划和建设案例并剖析了SOA在其中的应用。
本书的出版,旨在促进我国各地和不同行业智慧城市建设和SOA在智慧城市应用的经验交流,为我国各地智慧城市或具体领域智慧应用建设提供参考,帮助用户对智慧城市及SOA在智慧城市中的作用有较为清晰的认识,辅助各地用户应对智慧城市的顶层设计、信息共享、业务协同、服务提供等问题,指导我国智慧城市相关项目的建设和实施,促进SOA及标准在智慧城市建设中的应用。
本书适合智慧城市规划人员、高等院校相关专业的师生参考学习。
2023/7/31 7:41:34 13.23MB 智慧城市
1
编写此软件概要设计说明书是为了使开发方可以了解到此系统基于需求规格说明书内的顶层及各层数据流图产生的功能结构图,了解系统内数据变换的过程及数据的流向,以及本系统的数据设计:数据库中E-R图设计和表结构设计以及全局变量的设计。
2023/6/29 10:23:54 1.05MB 概要设计
1
参数浏览器:根据参数配置文件xml文件,生成参数浏览器窗体,窗体可作为顶层窗口也可作为子窗体嵌入到其他父窗体
2023/6/29 0:04:27 29.57MB qt DOM 属性浏览器 QtPropertyBrowse
1
基于QuartusII的FPGA/CPLD方案作者:李洪伟袁斯华第1章可编程器件及EDA货物概述1.1可编程器件及其特色1.1.1CPLD1.1.2FPGA1.2EDA本领翰介及开拓软件1.2.1EDA本领1.2.2开拓软件1.3小结第2章QuartusII软件简介2.1QuartusII概述2.2方案软件2.3QuartusII体系特色总览2.4QuartusII体系配置配备枚举与装置2.5QuartusII集成货物及其底子成果2.6小结第3章QuartusII方案指南3.1QuartusII软件的使用概述3.2建树QuartusII工程3.3多种方案输入方式3.3.1文本编纂——ALDL、VHDL,VerilogHDL3.3.2图形方案输入3.4建树文本编纂文件3.5方案综合3.6引脚调配3.7仿真验证3.8时序阐发3.8.1时序阐发底子参数3.8.2指按时序申请3.8.3实现时序阐发3.8.4查验时序阐发下场3.9编程以及配置配备枚举3.10SignalTapII逻辑阐发仪的使用3.10.1在方案中建树SignalTapII逻辑阐发仪3.10.2行使MegaWizardPlug—InManager建树SignalTapII逻辑阐发仪3.10.3SignalT印II逻辑阐发仪的器件编程3.10.4查验SignalTapII采样数据3.11实例一个带清零以及计数使能成果的模可变计数器方案第4章硬件描摹语言(HDL)简介4.1HDL阻滞4.2多少种具备代表性的HDL语言4.2.1VHDL4.2.2VerilogHDL4.2.3Superlog4.2.4SystemC4.3种种HDL语言的体系结谈判方案方式4.3.1SystemC4.3.2Supeflog4.3.3Verilog以及VHDL在各方面的比力4.4目前可取的可行策略以及方式4.5未来阻滞以及本领倾向4.6国内阻滞的策略遴选4.7特色4.8VHDL方案流程4.9小结第5章VHDL法度圭表标准的底子结构5.1实体5.2结构体及其子结构描摹5.2.1结构体5.2.2VHDL子结构描摹5.3库与包群集及配置配备枚举5.3.1库(Library)5.3.2包群集(Package)5.3.3配置配备枚举(Configuration)5.4小结第6章用QuartusII方案罕用电路6.1组合逻辑电路方案6.1.1用VHDL描摹的译码器6.1.2用VHDL描摹的编码器6.1.3乘法器6.2时序逻辑电路方案6.2.1D触发器(DFF)6.2.2寄存器以及锁存器6.2.3分频器6.3存储器方案6.3.1ROM只读存储器6.3.2随机存储器RAM6.3.3FIFO6.4有限外形机6.4.1有限外形机的描摹6.4.2外形机的使用方案举例——空调抑制体系有限外形6.5基于QuartusII的其余方案示例6.5.1双向数据总线——行使三态门结构6.5.2锁相环路(PLL)6.6小结第7章基于QuartusII的数字电路体系方案7.1实例一按键去发抖方案7.2实例二单片机以及FPGA接口逻辑方案7.3实例三交通抑制灯7.3.1方案申请7.3.2方案阐发7.3.3方案模块7.4实例四数字秒表的方案7.4.1方案申请(秒表的成果描摹)7.4.2模块成果松散7.4.3方案实现、仿真波形以及阐发7.4.4秒表展现模块7.5实例五闹钟体系的方案7.5.1闹钟体系的方案申请及方案思绪1.5.2闹钟体系的译码器的方案7.5.3闹钟体系的移位寄存器的方案7.5.4闹钟体系的闹钟寄存器以及功夫计数器的方案7.5.5闹钟体系的展现驱动器的方案7.5.6闹钟体系的分频器的方案7.5.7闹钟体系的部份组装7.6实例六数字密码锁方案7.6.1方案申请7.6.2输入、输入端口描摹7.6.3模块松散7.6.4方案VHDL源法度圭表标准7.7实例七数字出租车计费器方案7.7.1方案阐发7.7.2顶层方案7.7.3成果子模块方案7.8实例八IIC总线通讯接口7.8.1方案阐发7.8.2VHDL方案源法度圭表标准7.8.3时序仿真下场及阐发第8章MC8051单片机方案8.1MC8051单片电机路方案概述8.1.1首要方案特色8.1.28051总体结谈判方案文件阐发8.1.3各个模块阐发8.2MC8051法度圭表标准包8.3MC8051内核的方案8.4按时计数器模块8.5串口模块8.6抑制模块8.7算术逻辑模块8.8小结附录
2023/4/30 20:14:32 14.95MB Quartus FPGA CPLD
1
共 79 条记录 首页 上一页 下一页 尾页
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡