很实用的Verilog实例！目录：王金明：《VerilogHDL程序设计教程》程序例子，带说明。
【例3.1】4位全加器【例3.2】4位计数器【例3.3】4位全加器的仿真程序【例3.4】4位计数器的仿真程序【例3.5】“与-或-非”门电路【例5.1】用case语句描述的4选1数据选择器【例5.2】同步置数、同步清零的计数器【例5.4】用initial过程语句对测试变量A、B、C赋值【例5.5】用begin-end串行块产生信号波形【例5.6】用fork-join并行块产生信号波形【例5.7】持续赋值方式定义的2选1多路选择器【例5.8】阻塞赋值方式定义的2选1多路选择器【例5.9】非阻塞赋值【例5.10】阻塞赋值【例5.11】模为60的BCD码加法计数器【例5.12】BCD码—七段数码管显示译码器【例5.13】用casez描述的数据选择器【例5.15】用for语句描述的七人投票表决器【例5.16】用for语句实现2个8位数相乘【例5.17】用repeat实现8位二进制数的乘法【例5.18】同一循环的不同实现方式【例5.19】使用了`include语句的16位加法器【例5.20】条件编译举例【例6.1】加法计数器中的进程【例6.2】任务举例【例6.3】测试程序【例6.4】函数【例6.5】用函数和case语句描述的编码器（不含优先顺序）【例6.6】阶乘运算函数【例6.7】测试程序【例6.8】顺序执行模块1【例6.9】顺序执行模块2【例6.10】并行执行模块1【例6.11】并行执行模块2【例7.1】调用门元件实现的4选1MUX【例7.2】用case语句描述的4选1MUX【例7.3】行为描述方式实现的4位计数器【例7.4】数据流方式描述的4选1MUX【例7.5】用条件运算符描述的4选1MUX【例7.6】门级结构描述的2选1MUX【例7.7】行为描述的2选1MUX【例7.8】数据流描述的2选1MUX【例7.9】调用门元件实现的1位半加器【例7.10】数据流方式描述的1位半加器【例7.11】采用行为描述的1位半加器【例7.12】采用行为描述的1位半加器【例7.13】调用门元件实现的1位全加器【例7.14】数据流描述的1位全加器【例7.15】1位全加器【例7.16】行为描述的1位全加器【例7.17】混合描述的1位全加器【例7.18】结构描述的4位级连全加器【例7.19】数据流描述的4位全加器【例7.20】行为描述的4位全加器【例8.1】$time与$realtime的区别【例8.2】$random函数的使用【例8.3】1位全加器进位输出UDP元件【例8.4】包含x态输入的1位全加器进位输出UDP元件【例8.5】用简缩符“？”表述的1位全加器进位输出UDP元件【例8.6】3选1多路选择器UDP元件【例8.7】电平敏感的1位数据锁存器UDP元件【例8.8】上升沿触发的D触发器UDP元件【例8.9】带异步置1和异步清零的上升沿触发的D触发器UDP元件【例8.12】延迟定义块举例【例8.13】激励波形的描述【例8.15】用always过程块产生两个时钟信号【例8.17】存储器在仿真程序中的使用【例8.18】8位乘法器的仿真程序【例8.19】8位加法器的仿真程序【例8.20】2选1多路选择器的仿真【例8.21】8位计数器的仿真【例9.1】基本门电路的几种描述方法【例9.2】用bufif1关键字描述的三态门【例9.3】用assign语句描述的三态门【例9.4】三态双向驱动器【例9.5】三态双向驱动器【例9.6】3-8译码器【例9.7】8-3优先编码器【例9.8】用函数定义的8-3优先编码器【例9.9】七段数码管译码器【例9.10】奇偶校验位产生器【例9.11】用if-else语句描述的4选1MUX【例9.12】用case语句描述的4选1MUX【例9.13】用组合电路实现的ROM【例9.14】基本D触发器【例9.15】带异步清0、异步置1的

（1）按原理图连接好电路,其中8254计数器用于产生8251的发送和接收时钟，TXD和RXD连在一同。
（2）编程:从键盘输入一个字符,将其封装成为数据帧后发送出去,并进行差错检测及奇偶校验，再接收回来在屏幕上显示，实现自发自收。

51单片机用C言语取出奇偶校验位的简单方法

VerilogHDL完成奇偶分频器，二分频与三分频，Vivado仿真。

全加器是实现算术加法运算的基本器件，常规使用是构成1位或多位二进制数算术加法运算电路。
本文探讨了对全加器进行逻辑功能扩展的方法，目的是探索全加器进行非常规使用改变使用方向的逻辑设计技术，即用多个一位全加器组合、连接构成对多个输入量算术加运算电路，输入变量中1的个数不同，相加的结果也就不同，在相加结果的基础上再进行多数表决、奇偶数判别等逻辑判别电路的设计。
所述方法的创新点是提出了全加器改变使用方向的逻辑设计方法。

设计一个串行数据发送器。
并行8位数据‘Z’载入发送器后，通过串行口‘X’输出。
具体要求如下1、信号‘load’用来指示数据载入能否完成。
当load变为1时，说明数据Z已经载入完成。
当load变为0时开始发送数据。
2、Z的低位先发送3、在发送Z之前先发送起始位‘0’4、Z发送完毕后，再发送奇偶校验位，（设计位偶校验位，即发送的8位数据+奇偶校验位9位数据‘1’的个数为偶）；
然后再发送结束位‘1’；
5、结束位发送完毕，empty输出‘1’；

C#编写的串口调试助手＜--------很多和我一样学习软件专业的学生，有的时候对一些小项目真的是无可奈何上次和我同学闲聊，他说C#写一个串口调试助手好难，见此情景，我就不盲目得也来写了一个，亲测可用主要功能有：1.串口设置：1）接收端口2）数据位3）奇偶检验位4）波特率5）停止位6）……2.执行状态3.通信测试（HEX发送）4.接收模式（响应模式、应答模式、HEX显示）下载须知：需要VS2012版本，及以上

这个Matlab仿真程序完成LDPC低密度奇偶校验码（LowDensityParityCheck）算法。
用了BPSK调制，适用于AWGN信道下，很全

《ErrorControlCoding》(第2版)在第一版的基础上进行了彻底的修订和更新．包括了过去20年间该领域所有的重要新发展。
添加了线性分组码的网格、基于可靠性的线性分组码软判决译码算法。
基于网格的软判决译码算法，Turbo编码、低密度奇偶校验码、网格编码调制、分组编码调制7章全新的内容，重点阐述了编码理论和应用领域的三方面最新进展：获得高频谱效率的网格和分组编码调制、可实用的分组码软判决译码方法、分组码和卷积码的软输入和软输出迭代译码技术。

数独游戏，可以本人编辑关卡，支持标准数独，对角线数独，锯齿数独，奇偶数独。
配有机器求解算法，以及候选数表。
可以在数独上做记号，可以撤销填数。
花了我40多天精心打造而成。

在日常工作中，钉钉打卡成了我生活中不可或缺的一部分。然而，有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚，我总是得牢记打开钉钉应用，点击"工作台"，再找到"考勤打卡"进行签到。有时候因为工作忙碌，会忘记打卡，导致考勤异常，影响当月的工作评价。而且，由于我使用的是苹果手机，有时候系统更新后，钉钉的某些功能会出现异常，使得打卡变得更加麻烦。 另外，我的家人使用的是安卓手机，他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说，每次打卡都是一次挑战。他们总是担心自己会操作失误，导致打卡失败。 为了解决这些烦恼，我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习，我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。