用VHDL语言编写的实现交错编码和解交错功能的代码。
交错采用按行写入，按列读出的方法实现。
主要包括：信源信号产生（20位的m序列），交错器，解交错器。
为实现流水线的操作，采用了两个交错器和两个解交错器，当一个写入数据的时候，另一个读出数据
交错采用按行写入，按列读出的方法实现。
主要包括：信源信号产生（20位的m序列），交错器，解交错器。
为实现流水线的操作，采用了两个交错器和两个解交错器，当一个写入数据的时候，另一个读出数据
2021/2/23 19:34:19
36KB
1
本资源主要为本人课程设计时运用VHDL语言基于FPGA设计的五层电梯控制系统，具有电梯开关门、楼层转换、红外检测、超重检测、毛病检测、维修时管理控制等基本功能（文件夹中有多个版本代码，最终版为NEW_ELEVATOR_WC文件夹中的代码，可直接使用）。
除此之外，本资源还附带大量的FPGA常见外围电路原理图，电梯控制设计参考文献（附带有这些文献的出处等信息，在目录.exe文件中按论文引用的标准标准格式书写），以及本人的课程设计报告。
非常非常实惠（如果有绍兴文理学院电子信息专业通信方向的学弟学妹（还没上大三的那种）一定要下下来，你们会发现赚到了的）！！！
除此之外，本资源还附带大量的FPGA常见外围电路原理图，电梯控制设计参考文献（附带有这些文献的出处等信息，在目录.exe文件中按论文引用的标准标准格式书写），以及本人的课程设计报告。
非常非常实惠（如果有绍兴文理学院电子信息专业通信方向的学弟学妹（还没上大三的那种）一定要下下来，你们会发现赚到了的）！！！
2020/10/11 4:06:57
137.12MB
1
1、能进行正常的时、分、秒计时功能，分别由6个数码管显示24小时、60分钟、60秒钟的计数器显示。
2、能利用实验系统上的按键实现“校时”“校分”功能： ⑴按下“SA”键时，计时器迅速递增，并按24小时循环，计满23小时后回“00”；
⑵按下“SB”键时，计分器迅速递增，并按59分钟循环，计满59分钟后回“00”，但不向“时”进位；
⑶按下“SC”键时，秒清零；
⑷要求按下“SA”、“SB”或“SC”时均不产生数字跳变（SA”、“SB”、“SC”按键是有抖动的，必须对其消除抖动处理）。
3、能利用扬声器做整点报时： ⑴当计时到达59分50秒时开始报时，在59分50秒、52秒、54秒、56秒、58秒鸣叫，鸣叫声频率可定为500Hz；
⑵到达59分60秒时为最初一声整点报时，整点报时频率可定为1KHz。
2、能利用实验系统上的按键实现“校时”“校分”功能： ⑴按下“SA”键时，计时器迅速递增，并按24小时循环，计满23小时后回“00”；
⑵按下“SB”键时，计分器迅速递增，并按59分钟循环，计满59分钟后回“00”，但不向“时”进位；
⑶按下“SC”键时，秒清零；
⑷要求按下“SA”、“SB”或“SC”时均不产生数字跳变（SA”、“SB”、“SC”按键是有抖动的，必须对其消除抖动处理）。
3、能利用扬声器做整点报时： ⑴当计时到达59分50秒时开始报时，在59分50秒、52秒、54秒、56秒、58秒鸣叫，鸣叫声频率可定为500Hz；
⑵到达59分60秒时为最初一声整点报时，整点报时频率可定为1KHz。
2015/3/3 16:57:20
259KB
1
X-HDLv4.21+破解工具+破解教程；
可以实现Verilog与VHDL之间的转换；
包含破解工具以及运用方法
可以实现Verilog与VHDL之间的转换；
包含破解工具以及运用方法
2016/6/10 22:14:34
19.29MB
1
本书系统地论述了FPGA的设计方法，并给出了大量综合电子系统设计项目实例。
全书共11章。
第1章引见FPGA电子系统的设计方法；
第2章引见QuartusⅡ使用方法；
第3～7章引见FPGA硬件描述语言VHDL的特点、VHDL语言中常用的数据、运算符、顺序描述语句和并行描述语句、时钟信号描述、有限状态机等基本概念和应用；
第8章引见门电路、组合逻辑电路、触发器、时序逻辑电路（与阎石主编的《数字电子技术基础》（第4版）一致），并对其中的各种功能芯片以及基于VHDL与FPGA的实现方法进行了讲解；
第9章引见FPGA外围电路——集成运算放大器及其各种应用；
第10章和第11章给出了基于FPGA的综合电子系统设计实例。
全书共11章。
第1章引见FPGA电子系统的设计方法；
第2章引见QuartusⅡ使用方法；
第3～7章引见FPGA硬件描述语言VHDL的特点、VHDL语言中常用的数据、运算符、顺序描述语句和并行描述语句、时钟信号描述、有限状态机等基本概念和应用；
第8章引见门电路、组合逻辑电路、触发器、时序逻辑电路（与阎石主编的《数字电子技术基础》（第4版）一致），并对其中的各种功能芯片以及基于VHDL与FPGA的实现方法进行了讲解；
第9章引见FPGA外围电路——集成运算放大器及其各种应用；
第10章和第11章给出了基于FPGA的综合电子系统设计实例。
2016/4/22 13:30:23
90.97MB
1
实验课需求用到且调试通过~LIBRARYIEEE;--有时钟使能的十进制计数器USEIEEE.STD_LOGIC_1164.ALL;ENTITYCNT10ISPORT(CLK:INSTD_LOGIC;--计数时钟信号CLR:INSTD_LOGIC;--清零信号ENA:INSTD_LOGIC;--计数使能信号CQ:OUTINTEGERRANGE0TO15;--4位计数结果输出CARRY_OUT:OUTSTD_LOGIC);--计数进位ENDCNT10;。
。
。
。
。
。
。
。
。
2018/2/18 23:28:57
162KB
1
在日常工作中，钉钉打卡成了我生活中不可或缺的一部分。然而，有时候这个看似简单的任务却给我带来了不少烦恼。
每天早晚，我总是得牢记打开钉钉应用，点击"工作台"，再找到"考勤打卡"进行签到。有时候因为工作忙碌，会忘记打卡，导致考勤异常，影响当月的工作评价。而且，由于我使用的是苹果手机，有时候系统更新后，钉钉的某些功能会出现异常，使得打卡变得更加麻烦。
另外，我的家人使用的是安卓手机，他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说，每次打卡都是一次挑战。他们总是担心自己会操作失误，导致打卡失败。
为了解决这些烦恼，我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习，我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03
15KB