Triple-SpeedEthernet(tse)FPGA软核MAC民间实例http://blog.csdn.net/xgbing/article/details/8557144
2020/3/9 14:01:02
5.87MB
1
采用MATLAB实现支持向量机（SVM）处理二分类问题，分别采用二次规划凸优化求解、半不无穷规划（线性核与非线性核）求解。
带IRIS数据、实验报告与SVM二分类原理数学推导文档，可直接运行，不使用MATLAB的SVM工具箱，比较基础。
带IRIS数据、实验报告与SVM二分类原理数学推导文档，可直接运行，不使用MATLAB的SVM工具箱，比较基础。
2019/7/10 18:34:24
5.11MB
1
支持向量数据描述(SupportVectorDataDescription,SVDD)语言：MATLAB版本：V2.1-----------------------------------------------------创作不易，欢迎各位5星好评~~~如有疑问或建议，请发邮件至：iqiukp@outlook.com可提供关于该算法/代码的付费咨询和有偿编写-----------------------------------------------------主要特点1.支持单值分类和二值分类的超球体构建2.支持多种核函数(linear,gaussian,polynomial,sigmoid,laplacian)3.支持2D或3D数据的决策边界可视化4.支持基于贝叶斯超参数优化、遗传算法和粒子群算法的SVDD的参数优化5.支持加权的SVDD-----------------------------------------------------注意1.SVDDV2.1仅支持R2016b以上的MATLAB版本2.正样本和负样本对应的标签分别为1和-13.提供了多个示例文件，每个文件的开头都有对应的引见4.此代码仅供参考5.可以阅读“SVDD-V2.1使用说明.pdf”文件了解更多用法
2021/5/18 22:34:53
354KB
1
Xilinx是全球领先的可编程逻辑完整解决方案的供应商，研发、制造并销售应用范围广泛的高级集成电路、软件设计工具以及定义系统级功能的IP（IntellectualProperty）核，长期以来不断推动着FPGA技术的发展。
ISE使用指南(完整版)包含ISE的安装，使用。
ISE使用指南(完整版)包含ISE的安装，使用。
2017/3/22 23:57:55
5.02MB
1
本文首先对目前典型的流形学习方法与核函数理论进行较为全面的分析，并对LE(LaplaceEigenmaPs)算法进行核化。
此外，提出了一种PCA(PrinciPalComponentAnalysiS)和LLE(LoealLinearlyEmbedding)混合数据降维方法，并在经典数据集和具有挑战性的数据集上取得了较好的降维效果。
为了进一步说明此算法的无效性，本文将此算法应用于手写字分类和人脸分类算法的预处理过程中，得到了预期的效果。
为了说明此算法的无效性，本文又进一步从理论上进行了分析。
此外，提出了一种PCA(PrinciPalComponentAnalysiS)和LLE(LoealLinearlyEmbedding)混合数据降维方法，并在经典数据集和具有挑战性的数据集上取得了较好的降维效果。
为了进一步说明此算法的无效性，本文将此算法应用于手写字分类和人脸分类算法的预处理过程中，得到了预期的效果。
为了说明此算法的无效性，本文又进一步从理论上进行了分析。
2020/1/13 5:24:50
3.46MB
1
本文针对微电网模拟系统研究背景，设计了可编程逻辑器件FPGA为控制核心的两个三相逆变器系统。
本系统的硬件主要由逆变主电路系统和FPGA控制电路系统构成，包括FPGA控制电路、CC2640的AD采样电路、三相逆变驱动电路、互感器电路、辅助电源电路、调压整流电路、滤波及缓冲电路等。
由FPGA控制电路输出六路PWM信号(PWM1-PWM6)来控制逆变器的MOS管通断，通过电流电压互感器对输出进行反馈，再经A/D转换器进行采样，传给FPGA控制电路来调理输出，构成闭环控制系统。
本系统软件设计是利用VerilogHDL的FPGA逻辑门、IP核、时钟(DMC)等资源生成SPWM模块、并行通信模块结合TI的CC260的A/D采集和显示模块。
最后，将软硬件系统联合调试，经验证，软硬件都达到预期目标，实际效果较好。
本系统的硬件主要由逆变主电路系统和FPGA控制电路系统构成，包括FPGA控制电路、CC2640的AD采样电路、三相逆变驱动电路、互感器电路、辅助电源电路、调压整流电路、滤波及缓冲电路等。
由FPGA控制电路输出六路PWM信号(PWM1-PWM6)来控制逆变器的MOS管通断，通过电流电压互感器对输出进行反馈，再经A/D转换器进行采样，传给FPGA控制电路来调理输出，构成闭环控制系统。
本系统软件设计是利用VerilogHDL的FPGA逻辑门、IP核、时钟(DMC)等资源生成SPWM模块、并行通信模块结合TI的CC260的A/D采集和显示模块。
最后，将软硬件系统联合调试，经验证，软硬件都达到预期目标，实际效果较好。
2022/9/8 11:38:06
2.04MB
1
创建一个线程，并将该线程绑定到多核cpu中，不占用主线程的资源，这样可以在所开的线程中做一些动作，不会影响主线程中的动作。
应用：客户将所有的刷新动作交给主线程完成时，可能拖动鼠标，窗口均在不断的刷新，CPU资源占用率很高，导致整个程序运转速度变慢，这样时候，可以考虑将一些刷新显示的工作绑定到另一颗核中去实现。
应用：客户将所有的刷新动作交给主线程完成时，可能拖动鼠标，窗口均在不断的刷新，CPU资源占用率很高，导致整个程序运转速度变慢，这样时候，可以考虑将一些刷新显示的工作绑定到另一颗核中去实现。
2022/9/8 7:04:19
207KB
1
操作系统级CPU目前大部分CPU在同一时间只能运行一个线程，超线程的处理器可以在同一时间处理多个线程，因此可以利用超线程特性提高系统功能。
在linux系统下只有运行SMP内核才能支持超线程，但是安装的CPu数量越多，从超线程获得的功能提升越少。
另外linux内核会将多核的处理器当做多个单独的CPU来识别，例如，两个4核的CPU会被当成8个单个CPU，从功能角度讲，两个4核的CPU整体功能要比8个单核CPU低25%-30%。
可能出现CPU瓶颈的应用有邮件服务器、动态web服务器等。
内存内存太小，系统进程将被阻塞，应用也将变得缓慢，甚至失去响应；
内存太大，导致资源浪费。
虚拟内存可以缓解物理内存的不足，但是虚拟内存的过多占用会导致应用程序的功能明显下降。
在一个32位处理器的linux系统中超过8GB的物理内存都将被浪费，因此要使用更大的内存，建议安装64位的操作系统，同时开启linux的大内存内核支持。
由于处理器寻址范围的限制，在32位linux操作系统上，应用程序单个进程最大只能使用2GB的内存。
可能出现内存瓶颈的有打印服务器、数据库服务器、静态web服务器等。
在linux系统下只有运行SMP内核才能支持超线程，但是安装的CPu数量越多，从超线程获得的功能提升越少。
另外linux内核会将多核的处理器当做多个单独的CPU来识别，例如，两个4核的CPU会被当成8个单个CPU，从功能角度讲，两个4核的CPU整体功能要比8个单核CPU低25%-30%。
可能出现CPU瓶颈的应用有邮件服务器、动态web服务器等。
内存内存太小，系统进程将被阻塞，应用也将变得缓慢，甚至失去响应；
内存太大，导致资源浪费。
虚拟内存可以缓解物理内存的不足，但是虚拟内存的过多占用会导致应用程序的功能明显下降。
在一个32位处理器的linux系统中超过8GB的物理内存都将被浪费，因此要使用更大的内存，建议安装64位的操作系统，同时开启linux的大内存内核支持。
由于处理器寻址范围的限制，在32位linux操作系统上，应用程序单个进程最大只能使用2GB的内存。
可能出现内存瓶颈的有打印服务器、数据库服务器、静态web服务器等。
2022/9/8 0:59:44
27.13MB
1
调试已通过的基于（KPCA）核主成分分析人脸识别代码，带有注释和ORL人脸库对于学习KPCA很有协助
2022/9/7 11:23:11
3.03MB
1
在日常工作中，钉钉打卡成了我生活中不可或缺的一部分。然而，有时候这个看似简单的任务却给我带来了不少烦恼。
每天早晚，我总是得牢记打开钉钉应用，点击"工作台"，再找到"考勤打卡"进行签到。有时候因为工作忙碌，会忘记打卡，导致考勤异常，影响当月的工作评价。而且，由于我使用的是苹果手机，有时候系统更新后，钉钉的某些功能会出现异常，使得打卡变得更加麻烦。
另外，我的家人使用的是安卓手机，他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说，每次打卡都是一次挑战。他们总是担心自己会操作失误，导致打卡失败。
为了解决这些烦恼，我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习，我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03
15KB