如果你是肥大学子，在做verilog课程设计，不用再看了，这就是你需要的！此版本word内部的程序皆已经敲好了。
经过自己验证完全能用。
功能描述：此数字跑表由三个按键控制，按键功能如下：SW1：实现暂停、开始以及数据的保存SW2：实现清零SW3：实现已保存数据的显示
经过自己验证完全能用。
功能描述：此数字跑表由三个按键控制，按键功能如下：SW1：实现暂停、开始以及数据的保存SW2：实现清零SW3：实现已保存数据的显示
2024/2/2 12:10:33
35KB
1
最近有网友问我要这个伸进网络verilog实现的源码，我也不知道怎么在文章后面附，所以就传在这里了哈。
源码在这了，只有算法部分，输入值根据自己需要调整哈。
源码在这了，只有算法部分，输入值根据自己需要调整哈。
2023/12/16 5:09:20
84KB
1
Verilog实现uart串口协议，波特率可选9600、19200、38400、115200。
8位数据为，1位校验位，1位停止位。
核心代码包括UART,TX，RX，Baud，FIFO，以及uart_tb测试激励文件，可以做为你的设计参考。
8位数据为，1位校验位，1位停止位。
核心代码包括UART,TX，RX，Baud，FIFO，以及uart_tb测试激励文件，可以做为你的设计参考。
2023/12/3 4:47:29
6KB
1
该源码包含详细注释，并附上全部设计测试记录，在本人的博文中也有介绍，欢迎需要的朋友下载，并希望能多多交流，分享，一起学习、探讨！
2023/11/21 3:21:45
8.54MB
1
sobel的verilog实现，已经在Xilinx和AlteraFPGA上验证过，可用。
。
。
程序优化过，可以跑比较高的频率。
程序里有注释。
。
。
程序优化过，可以跑比较高的频率。
程序里有注释。
2023/10/4 3:09:32
9KB
1
Verilog实现4位带符号加法器，带有上益出和下溢出标志位，内含TestBench代码，可直接使用。
代码简单修改即可宽展至任意位数的加法器。
代码简单修改即可宽展至任意位数的加法器。
2023/9/30 3:22:53
891KB
1
在日常工作中，钉钉打卡成了我生活中不可或缺的一部分。然而，有时候这个看似简单的任务却给我带来了不少烦恼。
每天早晚，我总是得牢记打开钉钉应用，点击"工作台"，再找到"考勤打卡"进行签到。有时候因为工作忙碌，会忘记打卡，导致考勤异常，影响当月的工作评价。而且，由于我使用的是苹果手机，有时候系统更新后，钉钉的某些功能会出现异常，使得打卡变得更加麻烦。
另外，我的家人使用的是安卓手机，他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说，每次打卡都是一次挑战。他们总是担心自己会操作失误，导致打卡失败。
为了解决这些烦恼，我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习，我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03
15KB