本实验要求设计一个简易的频率计，实现对标准的方波信号进行频率测量，并把测量的结果送到8位的数码管显示，所要求测量范围是1Hz~99999999Hz。
整个设计的基本原理就是对1秒钟之内输入的方波进行计数，把所得数据保存在计数器里，经过译码器处理之后，然后送往数码管显示。
这里采用的方案是在采样时钟的上升沿开始计数，然后在下一个上升沿把计数器里的数据送往数码管，并且把计数器清零，让其重新计数。
整个方案的实现主要分为四个模块：时钟分频(clk_div)模块、计数器模块(counter)、译码器模块(seg8)、扫描输出(saomiao)模块。
整个设计的基本原理就是对1秒钟之内输入的方波进行计数，把所得数据保存在计数器里，经过译码器处理之后，然后送往数码管显示。
这里采用的方案是在采样时钟的上升沿开始计数，然后在下一个上升沿把计数器里的数据送往数码管，并且把计数器清零，让其重新计数。
整个方案的实现主要分为四个模块：时钟分频(clk_div)模块、计数器模块(counter)、译码器模块(seg8)、扫描输出(saomiao)模块。
2024/5/14 10:38:37
621KB
1
根据频率的定义和频率测量的基本原理。
测定信号的频率必须有一个脉宽为1秒的输入信号脉冲计数允许的信号；
1秒计数结束后，计数值被锁入锁存器，计数器清零，为下一测频计数周期作好准备。
基于FPGA数码管的频率计设计
测定信号的频率必须有一个脉宽为1秒的输入信号脉冲计数允许的信号；
1秒计数结束后，计数值被锁入锁存器，计数器清零，为下一测频计数周期作好准备。
基于FPGA数码管的频率计设计
2024/5/3 11:39:05
798KB
1
51单片机Proteus仿真+Keil工程-实验3-开启4个中断-频率计。
见博客：https://blog.csdn.net/qq_43353985/article/details/107945178
见博客：https://blog.csdn.net/qq_43353985/article/details/107945178
2024/2/4 17:34:44
92KB
1
在日常工作中，钉钉打卡成了我生活中不可或缺的一部分。然而，有时候这个看似简单的任务却给我带来了不少烦恼。
每天早晚，我总是得牢记打开钉钉应用，点击"工作台"，再找到"考勤打卡"进行签到。有时候因为工作忙碌，会忘记打卡，导致考勤异常，影响当月的工作评价。而且，由于我使用的是苹果手机，有时候系统更新后，钉钉的某些功能会出现异常，使得打卡变得更加麻烦。
另外，我的家人使用的是安卓手机，他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说，每次打卡都是一次挑战。他们总是担心自己会操作失误，导致打卡失败。
为了解决这些烦恼，我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习，我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03
15KB