数字秒表是日常生活中比较常见的电子产品，秒表的逻辑结构主要由时基电路、分频器、十进制计数器、6进制计数器、数据选择器和译码器等组成。
整个秒表还需有一个启动信号和一个归零信号，以便秒表能随意停止及启动，计数器的输出全都为BCD码输出，方便显示译码器连接。
本设计基于简单易行的原则，秒表显示以0.1s为最小单位，最大量程为9.9s，采用七段数码管作为显示部分，以此来达到基本设计要求.
整个秒表还需有一个启动信号和一个归零信号，以便秒表能随意停止及启动，计数器的输出全都为BCD码输出，方便显示译码器连接。
本设计基于简单易行的原则，秒表显示以0.1s为最小单位，最大量程为9.9s，采用七段数码管作为显示部分，以此来达到基本设计要求.
2024/3/27 16:01:07
36KB
1
自己写的stm32秒表程序，计数，最大计数值300s，最小计数单位0.1s，可暂停，加减。
按键功能：key1控制开始及暂停，key2控制加，key3控制减，key4选择位。
对应的io口，PA0-7接数码管，PB5-8接按键，PB12-14接3-8译码器。
不要嫌5分多，我是花了时间的，几乎每个函数都有标注，只要你懂程序，绝对看的懂，你有想法可以在此基础上设置硬件，加强程序。
按键功能：key1控制开始及暂停，key2控制加，key3控制减，key4选择位。
对应的io口，PA0-7接数码管，PB5-8接按键，PB12-14接3-8译码器。
不要嫌5分多，我是花了时间的，几乎每个函数都有标注，只要你懂程序，绝对看的懂，你有想法可以在此基础上设置硬件，加强程序。
2024/3/13 2:47:47
3.61MB
1
北京大学数字逻辑设计实验课程讲义（2018年）目录：实验一：门电路延迟特性测量与仪器的使用实验二：全加器及组合逻辑电路的设计方法实验三：二位数值比较器实验四：译码器及其应用实验五：数据选择器及其应用实验六：读写存贮器实验七：触发器与移位寄存器实验八：计数器实验九：并行加减集成逻辑电路管脚图关于自主设计
2024/3/10 6:49:26
1.68MB
1
该数字时钟实现了调时、年、月、日、时、分、秒、星期的显示功能，无需接译码器，可直接接七段共阴极数码管。
附有全图动态扫描程序代码
附有全图动态扫描程序代码
2024/2/26 17:25:29
203KB
1
5G-LDPC码编译码器设计与FPGA实现技术研究，根据5GLDPC码校验矩阵的结构特性，结合常用编码算法中的单对角校验矩阵编码方法和双对角校验矩阵编码方法，设计了一种针对5GLDPC码的双对角加单对角校验矩阵编码方法；
2024/2/1 15:49:25
2.91MB
1
中央处理器(CPU)中的控制器部分不包含（）。
（1）A．程序计数器(PC）B.指令寄存器(IR)C.算逻运算部件(ALU)D.指令译码器●以下关于GPU的叙述中，错误的是()。
（2）A．GPU是CPU的替代产品B.GPU目前大量用在比特币的计算方面C.GPU采用单指令流多数据流计算架构D.GPU擅长进行大规模并发计算
（1）A．程序计数器(PC）B.指令寄存器(IR)C.算逻运算部件(ALU)D.指令译码器●以下关于GPU的叙述中，错误的是()。
（2）A．GPU是CPU的替代产品B.GPU目前大量用在比特币的计算方面C.GPU采用单指令流多数据流计算架构D.GPU擅长进行大规模并发计算
2024/1/30 16:57:42
293KB
1
在日常工作中，钉钉打卡成了我生活中不可或缺的一部分。然而，有时候这个看似简单的任务却给我带来了不少烦恼。
每天早晚，我总是得牢记打开钉钉应用，点击"工作台"，再找到"考勤打卡"进行签到。有时候因为工作忙碌，会忘记打卡，导致考勤异常，影响当月的工作评价。而且，由于我使用的是苹果手机，有时候系统更新后，钉钉的某些功能会出现异常，使得打卡变得更加麻烦。
另外，我的家人使用的是安卓手机，他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说，每次打卡都是一次挑战。他们总是担心自己会操作失误，导致打卡失败。
为了解决这些烦恼，我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习，我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03
15KB