由于工程项目太大,所以里面是一个百度网盘分享,大家可以自行下载
2025/8/6 12:52:45 71B Yolov3 Object detection
1
本程序用Java编写简单的AI五子棋小游戏,实现人机对战,或本地用户对战,悔棋。
含可执行文件.exe
2025/8/6 12:51:16 264KB 五子棋 Java游戏
1
这是我自己在C++builder中编程完成的一个简易科学计算器,是完整的工程,解压后可以直接运行验证结果
2025/8/6 10:10:40 810KB C++builder 科学计算器 工程实现
1
这是一个对多种模拟调制方式进行自动识别的程序,是软件无线电的重要内容。
代码几乎完全自己编写,有清晰的结果,为了代码紧凑,所以代码以几个函数的形式呈现,只能上传压缩包。
该调制器可以识别AM、DSB、USB、LSB、FM以及AM-FM调制方式。
2025/8/6 4:25:01 2KB 调制识别 模拟信号
1
Gabor变换MATLAB程序根据理论自己编写
2025/8/6 2:08:18 2KB Gabor变换
1
操作系统实验内存管理java编写利用链表管理内存
2025/8/5 15:19:08 44KB 操作系统实验 内存管理 java
1
进一步理解WinsockAPI的调用方法。
了解UDP协议的工作原理。
掌握UDP服务端程序和客户端程序的编写流程。
熟悉程序的调试方法。
2025/8/5 2:50:54 11KB UDP 通信实验
1
一个电梯系统的课程设计,用verilog语言编写,包含基本的电梯运行逻辑,能够使用
1
编写一个程序,实现餐厅桌号预订系统。
基本功能:1.餐厅提供小,中,大三种餐位,分别对应0~4人,5~8人,9人以上;
2.每种餐位若干,每个餐位都有相应的编号;
3.每种餐位使用收取的费用不同;
4.每位客人根据就餐人数选择不同类型的餐位,系统则根据等待人数给用户生成一个等待号码,显示客人当前排号以及在他之前有多少位客人在等待。
5.不同类型餐位都有自己的一个等待列,为客人生成的号码互不影响;
6.支持查询指定号码所在的餐位;
7.实现日志功能(记录每天所有餐位的使用状况,收入);
8.客人可以动态查看当前餐位使用情况(每种餐位当前排到多少号等)
2025/8/4 16:12:34 20KB C++ QT 餐厅叫号
1
边缘检测是数字图像处理中的一个基础且重要的概念,它用于识别图像中的边界,这些边界通常对应于物体的轮廓。
在硬件实现中,如使用VERILOG这种硬件描述语言(HDL),可以创建高效的边缘检测电路,这对于嵌入式系统、计算机视觉应用以及实时图像处理非常有用。
VERILOG是一种广泛使用的HDL,它允许工程师用类似于编程的语言来描述数字系统的逻辑功能。
通过VERILOG编写的代码可以在FPGA(现场可编程门阵列)或ASIC(应用专用集成电路)上实现,以硬件的形式执行特定的算法,如边缘检测。
边缘检测通常涉及一系计算图像像素的差分或梯度。
其中,最经典的算法之一是Sobel算子,它利用水平和垂直方向的一组滤波器对图像进行卷积,以找出强度变化的区域。
在VERILOG中实现Sobel算子,我们需要定义滤波器系数,并编写逻辑来计算像素邻域内的差分。
以下是可能的VERILOG代码结构:1.**模块定义**:定义一个名为“edge_detector”的模块,输入为原始图像的像素数据,输出为边缘检测后的结果。
可能还需要控制信号,如时钟和使能信号。
```verilogmoduleedge_detector(input[PIXEL_WIDTH-1:0]img_in,//输入图像像素outputreg[PIXEL_WIDTH-1:0]edge_out,//输出边缘像素inputclk,//时钟inputrst//重置信号);```2.**内部变量**:声明用于存储滤波器权重和中间结果的变量。
```verilogreg[PIXEL_WIDTH-1:0]horz_weight,vert_weight;//滤波器权重reg[PIXEL_WIDTH-1:0]horz_diff,vert_diff;//水平和垂直差分```3.**滤波器定义**:定义Sobel算子的水平和垂直滤波器权重。
```verilogparameterSOBEL_X={};//水平滤波器权重parameterSOBEL_Y={};//垂直滤波器权重```4.**计算差分**:在时钟的上升沿,对图像进行卷积并计算差分。
```verilogalways@(posedgeclk)beginif(!rst)beginedge_outTHRESHOLD)edge_out<='1;//达到阈值则认为是边缘,否则设为0end```6.**结束模块定义**:关闭模块。
```verilogendmodule```这个模块可以被综合到FPGA硬件中,实现高速、低延迟的边缘检测。
在实际应用中,可能还需要考虑图像的滚动缓冲、多级缓存和并行处理以提高效率。
VERILOG实现的边缘检测不仅涉及到图像处理的基本概念,还涵盖了数字逻辑设计、并行处理和实时系统设计等多个领域。
理解和实现这样的系统有助于提升硬件设计者在数字信号处理和嵌入式系统设计方面的技能。
2025/8/4 9:34:58 2.93MB verilog
1
共 1000 条记录 首页 上一页 下一页 尾页
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡