使用Verilog硬件描述语言编写的出租车计价器，编写环境为Quartusii9.0，硬件平台为CycloneEP1C6Q240C8.实现主要功能如下：-输入时钟为系统晶振50Mhz.-两个开关分别控制：开始/停止计费，出租车行进中/停止等待-一个开关控制所有数据的复位-两个开关组合控制显示4种数据：当前计价（单位：元，精确到角）/当前行进总距离(单位：千米，精确到10m)/当前等待时间(单位：分，精确到分)/起步价内行进距离（单位：千米，精确到10m，详见计费规则）-计费规则：起步价9元/3千米，超出起步价部分2.4元/千米，停车等待时间内1元/10分钟（不足10分钟不计费）。
注：在起步价9元范围内，可算作是3元/千米，此时停车等待产生的费用也按照1元/10分钟折算到起步价内；
即3元/千米的标准产生的行进费用与等待费用之和小于9元即视为起步价范围。
（eg.行进2千米，等待10分钟，总价为9元而非10元）作为Verilog硬件描述语言初学者的入门项目，主要内容包含分频器、计数器、计算与数码管显示模块的简单实现与应用，具有一定的参考价值。
注：在起步价9元范围内，可算作是3元/千米，此时停车等待产生的费用也按照1元/10分钟折算到起步价内；
即3元/千米的标准产生的行进费用与等待费用之和小于9元即视为起步价范围。
（eg.行进2千米，等待10分钟，总价为9元而非10元）作为Verilog硬件描述语言初学者的入门项目，主要内容包含分频器、计数器、计算与数码管显示模块的简单实现与应用，具有一定的参考价值。
2024/2/1 7:10:09
3.68MB
1
本资料详细描述了利用verilog开发OV7670，并将采集到的图像显示在TFT彩屏上的全部过程，代码详尽，适合本方向开发的工程师和学者。
2024/1/29 17:34:20
55KB
1
这是NANDFLASH控制器的verilog源码，很有参考价值！这是NANDFLASH控制器的verilog源码，很有参考价值！
2024/1/27 5:58:11
5KB
1
DESIP算法FPGAVERILOGDES3DESIP加密解密算法源码文件，项目设计用到的VerilogHDLDES算法IP源码，可以直接用于的FPGA设计。
文件包括VERILOG源码+DESIP算法使用手册文档资料。
文件包括VERILOG源码+DESIP算法使用手册文档资料。
2024/1/27 2:30:12
150KB
1
这个是在QuartusII平台上用VerilogHDL语言写的七人表决器工程，用的是文本输入方式。
芯片选的是用的CycloneII：EP2C35F484I8芯片。
其中双击.qpf文件可直接打开此工程；
双击.v文件可打开此程序源码；
双击.vwf可打开此工程的仿真文件，可以直接仿真结果。
芯片选的是用的CycloneII：EP2C35F484I8芯片。
其中双击.qpf文件可直接打开此工程；
双击.v文件可打开此程序源码；
双击.vwf可打开此工程的仿真文件，可以直接仿真结果。
2024/1/24 0:09:26
280KB
1
cycloneIII-DDR2-USB3.0(CYUSB3014)Fpga开发板资料程序实例fCadence硬件原理图+PCB+Verilog例程源码+文档资料
2024/1/21 12:30:23
325.66MB
1
在日常工作中，钉钉打卡成了我生活中不可或缺的一部分。然而，有时候这个看似简单的任务却给我带来了不少烦恼。
每天早晚，我总是得牢记打开钉钉应用，点击"工作台"，再找到"考勤打卡"进行签到。有时候因为工作忙碌，会忘记打卡，导致考勤异常，影响当月的工作评价。而且，由于我使用的是苹果手机，有时候系统更新后，钉钉的某些功能会出现异常，使得打卡变得更加麻烦。
另外，我的家人使用的是安卓手机，他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说，每次打卡都是一次挑战。他们总是担心自己会操作失误，导致打卡失败。
为了解决这些烦恼，我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习，我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03
15KB