本矩阵键盘扫描接口实验是基于VHDL语言的可编程逻辑器件的设计,使用的芯片为FPGA或CPLD,软件为Quartusii
2024/7/24 20:43:03 1.51MB 矩阵键盘扫描接口 FPGA VHDL语言
1
用FPGA模拟VGA时序,PS_2总线的键盘接口VHDL源代码.7z
2024/7/24 9:48:40 195KB 用FPGA模拟VGA时序 PS_
1
好东西,用VHDL写的读写DAC5662的成熟代码,可以直接使用。
-Goodthings,readandwriteusingVHDLwrittenDAC5662maturecode,canbeuseddirectly.
2024/7/24 5:04:15 6KB DAC5662 VHDL
1
基于VHDL频谱分析,运用到fft算法,嵌入51单片机
2024/7/21 10:41:47 8.44MB 基于VHDL频谱分析
1
源代码均已调试通过,并说明编程环境用VHDL实现的三位密码锁,可实现设置、上锁、解锁、输入三次错误即报警等基本功能,内含仿真文件。
2024/7/21 5:39:42 570KB VHDL 密码锁
1
使用QuartusII实现三层电梯的控制
2024/7/20 19:16:34 141KB 电梯控制
1
CCD驱动电路的设计是CCD器件应用的一个重点。
Altera公司的MAX+PlusⅡ软件开发系统功能强大,使用VHDL设计的基于FPGA的CCD驱动电路结构简单,设计灵活,便于修改和调试,性能稳定。
2024/7/20 5:15:58 549KB ccd 电路设计
1
用vhdl设计的一种延时程序,运用了移位寄存器原理,新人设计的适合新人看看
2024/7/19 20:01:07 3KB vhdl 延时 移位寄存器
1
运用VHDL语言实现的银行叫号机,提供源代码及其部分代码解释
2024/7/13 10:37:20 64KB VHDL语言 银行叫号机 源代码
1
modelsim10.7文件及方法。
软件查看另一个分享。
Mentor公司的ModelSim是业界最优秀的HDL语言仿真软件,它能提供友好的仿真环境,是业界唯一的单内核支持VHDL和Verilog混合仿真的仿真器。
它采用直接优化的编译技术、Tcl/Tk技术、和单一内核仿真技术,编译仿真速度快,编译的代码与平台无关,便于保护IP核,个性化的图形界面和用户接口,为用户加快调错提供强有力的手段,是FPGA/ASIC设计的首选仿真软件。
ModelSim10.7可与QuartusII18.0以及VIVADO2018.X版本无缝连接,并且完美支持最新器件型号,例如ZYNQ以及7的开发等。
并且目前FPGA+ARM的ZYNQ方案较为火热,ModelSim10.7更为改方案提供更加便捷的仿真。
2024/7/12 11:52:50 114B 软件
1
共 369 条记录 首页 上一页 下一页 尾页
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡