使用Vivado完成直接型结构IIR滤波器VerilogHDL设计，含testbench与仿真，仿真结果优秀；
具体阐明可参考本人博客。
CSDN博客搜索：FPGADesigner

本资源只提供“基于FPGA的GMSK调制模块的设计与完成”Verilog设计源代码

该文件包含了8人抢答器的各部分设计模块及全体的原理图设计。

在工程中:keccak.v为顶层文件，分别调用下面几个文件，f_permutation.v、padder1.v、rconst2in1.v、round2in1.v、padder1.v。
test_keccak.v为仿真代码。
在仿真代码test_keccak.v中，仿真控制输入，reg[63:0]in;为输入，wire[511:0]out;为输出端。
在仿真代码中通过对输入的参数进行控制，实现对算法输入控制的变化，通过仿真波形图来观察输出端。
————————————————版权声明：本文为CSDN博主「QQ_778132974」的原创文章，遵照CC4.0BY-SA版权协议，转载请附上原文出处链接及本声明。
原文链接：https://blog.csdn.net/QQ_778132974/article/details/124217676

在日常工作中，钉钉打卡成了我生活中不可或缺的一部分。然而，有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚，我总是得牢记打开钉钉应用，点击"工作台"，再找到"考勤打卡"进行签到。有时候因为工作忙碌，会忘记打卡，导致考勤异常，影响当月的工作评价。而且，由于我使用的是苹果手机，有时候系统更新后，钉钉的某些功能会出现异常，使得打卡变得更加麻烦。 另外，我的家人使用的是安卓手机，他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说，每次打卡都是一次挑战。他们总是担心自己会操作失误，导致打卡失败。 为了解决这些烦恼，我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习，我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。