内含CPU齐全Verilog源码、论文详尽剖析,作业下场为优异齐全代码以及论文皆为原创,严禁二次转载!
1
夏宇闻教师的Verilog书,CPU一章的RISC_CPU。
平台:modelsim6.4。
实测可使用,无Error。
2023/3/30 17:27:42 10KB RISC_CPU modelsim
1
开源的处理器指令集平台和开源的深度学习加速器平台,两者结合可以提供更多种的可能。
文档给第一次接触这两个项目的人,提供入门级的参考。
2023/2/11 16:51:56 1.43MB 深度学习
1
全书共分12章。
第一章介绍计算机系统结构的基本概念,包括计算机系统的层次结构、系统结构的定义、分类、设计技术、评价标准和系统结构的发展等,第二章介绍数据表示、寻址技术、指令格式的优化设计、CSIC指令系统和RISC指令系统等,第三章介绍存储系统原理、虚拟存储器和高速缓冲存储器等,第四章介绍输入输出原理、中断系统、通道处理机和输入输出处理机,第五章介绍先行控制技术、流水线处理机、超标量处理机、超流水线处理机和超标量超流水线处理机等,第六章介绍向量的基本概念、向量处理机结构、提高向量处理机功能的方法、向量处理机的功能评价等,第七章介绍互连网络的基本概念、消息传递机制和互连网络实例,第八章介绍SIMD计算机模型、结构、实例和SIMD计算机的应用,第九章介绍多处理机结构、功能和Cache一致性等,第十章介绍多处理机算法,包括同步技术、并行搜索、串行算法到并行算法的转换、并行程序设计语言及其实现方法等,第十一章介绍数据流计算机、数据库机与知识库机、面向函数程序设计语言的归约机,最后第十二章是实验:DLX处理机,通过实验能够加深对本书主要内容的理解。
每章后附有大量习题。
本书是计算机专业本科生“计算机系统结构”课程的通用教材,也可作为有关专业研究生的教材和有关科技工作者的专业参考书。
2016/4/24 3:06:24 39.29MB 系统结构
1
RISC-V中文手册.pdf
2022/11/14 10:41:00 8.1MB risc-v
1
基于RISC处理器S3C44B0X的新型智能交通信号机设计、电子技术,开发板制造交流
2015/2/27 12:45:37 187KB
1
ARM架构过去称作进阶精简指令集机器(AdvancedRISCMachine,更早称作:AcornRISCMachine),是一个32位精简指令集(RISC)处理器架构,其广泛地使用在许多嵌入式系统设计。
由于节能的特点,ARM处理器非常适用于移动通讯领域,符合其次要设计目标为低耗电的特性。
2021/7/25 9:23:53 4.54MB 内核手册
1
《开放指令集与开源芯片发展报告》(已创建书签)中国开放指令生态(RISC-V)联盟2019年1月发布,主要内容包括:1前言;
2开放指令集与开源芯片的衰亡;
3RISC-V开放指令集生态现状;
4MIPS开放生态现状;
5开源芯片发展现状;
6业界动态;
7各国战略计划与项目部署;
8挑战、机遇与未来发展方向;
9总结。
2017/11/12 15:31:51 1.59MB RISC-V
1
risc-vcore的Verilog源码,
2019/8/18 18:12:20 2.69MB riscv risc-v
1
RISC_V多周期CPU设计,里面包含基于最新提出的RISC_V指令集设计的多周期CPU,使用Verilog语言,代码正文详细,提供官方给出的测试样例,RV32I基本整数指令四十多条指令都有实现,波形仿真通过。
2018/9/6 6:24:35 60KB RISC_V 多周期CPU Verilog
1
共 41 条记录 首页 上一页 下一页 尾页
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡