dsp的28335的串口中断实验,亲测可用,详见我的博客:dsp--28335的使用fifo的串口中断实验(一)
2024/7/18 3:06:29 882KB dsp 28335 sci串口中断
1
实现OPT、LRU、FIFO以及Clock四种不同的页面置换策略,界面良好
2024/7/17 3:20:38 26KB 置换算法
1
用C++写的先进先出(FIFO)的模拟算法,标志了缺页的位置,还有计算缺页率
2024/6/27 22:30:15 3KB C++ 先进先出算法 FIFO
1
opt、FIFO、LRU/LFU、简单clock、改进型clock等算法实现页面置换
2024/6/10 16:44:21 13KB 页面置换
1
FPGA串口模块,原创作者为CrazyBingo,在《FPGA案例技巧与开发实例详解》中的串口模块基础上改造,加入串口缓冲区FIFO,无须关心使能信号。
已在Nexys4DDR开发板上验证,开发环境为Vivado2015.4
2024/6/5 17:34:28 21.17MB FPGA 串口 FIFO
1
主要是FIFO,状态机,静态时序分析入门,跨时钟域设计等内容,想要进阶Verilog的可以下载来看。
内容来源于对MOOC文档的整理。
2024/6/5 10:48:30 2.26MB FPGA Verilog
1
基于SDRAM读写控制和串口调试实验,主要运用FIFO串口,对SDRAM进行读写控制。
2024/5/26 2:32:23 12.45MB FPGA SDRAM
1
verilog实现串口通信含fifo,很好用!将你要发送的数据直接根fifo接口就可以了,串口通信变的想读写存储器那么简单!
2024/5/16 13:44:55 8KB verilog 串口通信 fpga
1
操作系统缺页中断含代码(请求页式管理缺页中断模拟设计--FIFO、OPT)
2024/5/12 4:50:53 1.75MB 缺页中断
1
此代码是同步FIFO的Verilog源代码,经上板测试是没有问题的,请大家放心使用
2024/5/7 1:34:12 1KB 同步FIFO
1
共 116 条记录 首页 上一页 下一页 尾页
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡