《基于VHDL的EDA抢答器》和《学生寝室电器智能控制系统设计》两篇大学完整论文读大学时写论文很痛苦,所以把这两篇论文与大家分享下,这两篇论文都做出实验效果的
2024/8/9 16:33:15 2.48MB 基于VHDL的EDA抢答器
1
基于Quartus13.0的EDA实验程序,1.设计一个10进制计数器,用七段数码管显示计数器的数值,以开发板上1个按键作为计数器的时钟输入,按键每按动一次,相当于产生“一个时钟脉冲”,观察开关抖动情况。
2.设计一个去抖电路,按键信号经去抖以后再作为计数器的时钟输入,观察去抖效果。
2024/7/27 11:37:03 3.01MB Verilog
1
使用QuartusII实现三层电梯的控制
2024/7/20 19:16:34 141KB 电梯控制
1
运用VHDL语言实现的银行叫号机,提供源代码及其部分代码解释
2024/7/13 10:37:20 64KB VHDL语言 银行叫号机 源代码
1
可以实现2位二进制数乘法器,该电路的输入接收2个2位二进制数
2024/7/10 12:18:03 416KB 乘法器
1
这是eda课程设计的一个应用实例,控制主干道与支道的交通灯
2024/6/26 16:06:16 137KB eda 交通信号灯
1
EDA课程设计,完整程序包,用于ISE,亲自下载到板子并成功运行,附完整实验报告,相信会对您有所帮助
2024/6/20 20:55:14 1.13MB EDA课程设计 数字钟 完整报告
1
用VHDL语言编写的8*8双端口的SDRAM,利用QuartusII6.0软件,微机及EDA试验箱完成8*8位双端口的SDRAM程序的编写和上机调试,这里是代码。
2024/6/16 17:53:37 15KB EDA
1
eda中有关fpga的万年历设计及源程序代码
2024/6/11 18:20:58 202KB 万年历
1
EDAVerilog数字系统,广东工业大学的EDA课程设计,计费器,可以直接下载在SOPC/DSP/EDA实验开发系统主板上运行
2024/5/27 18:04:07 2KB EDA 课程设计 计费器
1
共 174 条记录 首页 上一页 下一页 尾页
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡