上传者: AIERSTOM
|
上传时间:2023/8/1 13:56:14
|
文件大小:188KB
|
文件类型:MS10
用组合逻辑实现时钟的逻辑图
用组合逻辑实现的时钟电路,里面图像清晰,而且绝对原创,用6个数码管,以及6个74S160D实现,输入信号:I0--I7,是通过74LS148产生输出,而输出是反码,需要经过一级反相器(非门),最终得到ABC,而输入信号I8、I9运行在74LS148之外,因此当其.输入信号:I0--I7,是通过74LS148产生输出,而输出是反码,需要经过一级反相器(非门),最终得到ABC,而输入信号I8、I9运行在74LS148之外,因此当其.
本软件ID:11989304