黑金cyclone2fpga开发板EP2C8Q208C开发protel99se原理图+PCB文件,包括核心板和扩展底板板2个。
包括完整的原理图PCB文件,核心板大小为80x80mm,2层板,开发底板160x118mm,2层板,可用Protel或AltiumDesigner(AD)软件打开或修改,曾经制板验证使用,可作为你产品设计的参考。
1
是黑金出的关于cordic算法的教程,浅显易懂,对入门FPGA数字信号处理很有协助
2023/2/6 13:11:27 10.98MB FPGA
1
ALINX406原理图,含fpga开发板黑金4代全部接线图和信号完好性设计,是您学习fpga的利器
2023/1/30 20:33:12 124KB ALINX406 原理图
1
AX7103(黑金)Verilog教程,详细的各个例程阐明,包括PCIE接口技术等,可以用来学习Vivado和Verilog,作为基础文档,非常有用。
2023/1/27 12:02:12 10.54MB Vivado FPGA Verilog 例程
1
VerilogHDL经典黑金材料(入门教程+实例精讲+百例设计)
2019/3/9 17:16:21 15MB Verilo
1
当我们拿刡开収板能否应该测试一下收刡癿开収板能否功能正常,以及各个接口工作能否工作正常。
在出厂前我们已经在SD卡里存储了启劢程序和操作系统,所以开収板上电就能启劢幵可以用杢测试各个部分接口和电路癿工作能否正常。
通过测试也使大家对我们开収板癿功能有一个大致癿认识。
2017/3/26 14:37:02 20.04MB Zynq7000
1
当我们拿刡开収板能否应该测试一下收刡癿开収板能否功能正常,以及各个接口工作能否工作正常。
在出厂前我们已经在SD卡里存储了启劢程序和操作系统,所以开収板上电就能启劢幵可以用杢测试各个部分接口和电路癿工作能否正常。
通过测试也使大家对我们开収板癿功能有一个大致癿认识。
2015/9/12 12:52:25 20.04MB Zynq7000
1
VerilogDS18B20驱动程序,已经在Xilinx平台验证OK,使用黑金动力社区的仿顺序结构搭建,程序很容易理解,不存在跳转状态机的问题,本人辛苦写的程序共享出来,欢迎大家提出宝贵的意见,共同完善程序
2021/11/6 10:48:05 10KB DS18B20 Verilog
1
提供AX7101和7102官方DDR3读写测试仿真例程实验指点,内含代码,包括IP核配置,管脚约束文件等,讲解详细,已下板测试成功,适合DDR3初学者了解和深入学习。
2019/10/3 12:44:30 89.07MB DDR3  读写测试 仿真例程 ddr3
1
用verilog开发,使用黑金开发平台,芯片是alteracycloneii的EP2C8Q208C8,可以实现三角波,方波,正弦波的任意频率发生,也实现了键盘控制以及串口通讯,但上位机未设计,硬件验证可行。
2021/8/9 12:29:28 862KB FPGA VERILOG
1
共 33 条记录 首页 上一页 下一页 尾页
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡