单片机PICl6F72是目前电瓶车控制器主流控制芯片，配合2只74HC27(3输出或非门电路)；
1只74HC04D(反相器)；
1只74HC08D(双输出与门)和一片LM358(双运放)，组成一款比较典型的无刷电瓶车控制器，具有60°和120°驱动模式自动切换功能。

该软件是免费版，无需注册，安装后即可使用。
它能按真值表方式输入各种逻辑条件，并指定各种组合的结果，自动化简为您所需要的逻辑表达式，并能根据标准的逻辑门电路绘出电路图。
是开发PLC，FPGA等非常无效的计算工具。
卡诺图法化简，见鬼去吧，用了这软件，逻辑问题再也不会烦到你睡不着觉，笨蛋也能精确地计算出逻辑表达式了

很实用的Verilog实例！目录：王金明：《VerilogHDL程序设计教程》程序例子，带说明。
【例3.1】4位全加器【例3.2】4位计数器【例3.3】4位全加器的仿真程序【例3.4】4位计数器的仿真程序【例3.5】“与-或-非”门电路【例5.1】用case语句描述的4选1数据选择器【例5.2】同步置数、同步清零的计数器【例5.4】用initial过程语句对测试变量A、B、C赋值【例5.5】用begin-end串行块产生信号波形【例5.6】用fork-join并行块产生信号波形【例5.7】持续赋值方式定义的2选1多路选择器【例5.8】阻塞赋值方式定义的2选1多路选择器【例5.9】非阻塞赋值【例5.10】阻塞赋值【例5.11】模为60的BCD码加法计数器【例5.12】BCD码—七段数码管显示译码器【例5.13】用casez描述的数据选择器【例5.15】用for语句描述的七人投票表决器【例5.16】用for语句实现2个8位数相乘【例5.17】用repeat实现8位二进制数的乘法【例5.18】同一循环的不同实现方式【例5.19】使用了`include语句的16位加法器【例5.20】条件编译举例【例6.1】加法计数器中的进程【例6.2】任务举例【例6.3】测试程序【例6.4】函数【例6.5】用函数和case语句描述的编码器（不含优先顺序）【例6.6】阶乘运算函数【例6.7】测试程序【例6.8】顺序执行模块1【例6.9】顺序执行模块2【例6.10】并行执行模块1【例6.11】并行执行模块2【例7.1】调用门元件实现的4选1MUX【例7.2】用case语句描述的4选1MUX【例7.3】行为描述方式实现的4位计数器【例7.4】数据流方式描述的4选1MUX【例7.5】用条件运算符描述的4选1MUX【例7.6】门级结构描述的2选1MUX【例7.7】行为描述的2选1MUX【例7.8】数据流描述的2选1MUX【例7.9】调用门元件实现的1位半加器【例7.10】数据流方式描述的1位半加器【例7.11】采用行为描述的1位半加器【例7.12】采用行为描述的1位半加器【例7.13】调用门元件实现的1位全加器【例7.14】数据流描述的1位全加器【例7.15】1位全加器【例7.16】行为描述的1位全加器【例7.17】混合描述的1位全加器【例7.18】结构描述的4位级连全加器【例7.19】数据流描述的4位全加器【例7.20】行为描述的4位全加器【例8.1】$time与$realtime的区别【例8.2】$random函数的使用【例8.3】1位全加器进位输出UDP元件【例8.4】包含x态输入的1位全加器进位输出UDP元件【例8.5】用简缩符“？”表述的1位全加器进位输出UDP元件【例8.6】3选1多路选择器UDP元件【例8.7】电平敏感的1位数据锁存器UDP元件【例8.8】上升沿触发的D触发器UDP元件【例8.9】带异步置1和异步清零的上升沿触发的D触发器UDP元件【例8.12】延迟定义块举例【例8.13】激励波形的描述【例8.15】用always过程块产生两个时钟信号【例8.17】存储器在仿真程序中的使用【例8.18】8位乘法器的仿真程序【例8.19】8位加法器的仿真程序【例8.20】2选1多路选择器的仿真【例8.21】8位计数器的仿真【例9.1】基本门电路的几种描述方法【例9.2】用bufif1关键字描述的三态门【例9.3】用assign语句描述的三态门【例9.4】三态双向驱动器【例9.5】三态双向驱动器【例9.6】3-8译码器【例9.7】8-3优先编码器【例9.8】用函数定义的8-3优先编码器【例9.9】七段数码管译码器【例9.10】奇偶校验位产生器【例9.11】用if-else语句描述的4选1MUX【例9.12】用case语句描述的4选1MUX【例9.13】用组合电路实现的ROM【例9.14】基本D触发器【例9.15】带异步清0、异步置1的

使用两片74LS161和门电路设计一个六十进制计数器。
（1）画出连线图，输入用七段数码管7SEG-BCD显示出来。
（2）74LS161的CP脉冲由信号源中的DCLOCK提供，要求七段数码管的显示将从00→01→02→03→04→05→06→07→08→09→10→11→12→┄→57→58→59按十进制数循环变化。
使用两片74LS161和门电路设计一个六十进制计数器。
（1）画出连线图，输入用七段数码管7SEG-BCD显示出来。
（2）74LS161的CP脉冲由信号源中的DCLOCK提供，要求七段数码管的显示将从00→01→02→03→04→05→06→07→08→09→10→11→12→┄→57→58→59按十进制数循环变化。

本书系统地论述了FPGA的设计方法，并给出了大量综合电子系统设计项目实例。
全书共11章。
第1章引见FPGA电子系统的设计方法；
第2章引见QuartusⅡ使用方法；
第3～7章引见FPGA硬件描述语言VHDL的特点、VHDL语言中常用的数据、运算符、顺序描述语句和并行描述语句、时钟信号描述、有限状态机等基本概念和应用；
第8章引见门电路、组合逻辑电路、触发器、时序逻辑电路（与阎石主编的《数字电子技术基础》（第4版）一致），并对其中的各种功能芯片以及基于VHDL与FPGA的实现方法进行了讲解；
第9章引见FPGA外围电路——集成运算放大器及其各种应用；
第10章和第11章给出了基于FPGA的综合电子系统设计实例。

IEC标准的逻辑门电路模具，包括与非门、非门、异或门等等，不同于IEEE引荐的

欧阳星明第四版课件第一章基本知识第二章逻辑代数基础第三章A集成门电路第三章B触发器第四章组合逻辑电路第五章同步时序逻辑电路第六章异步时序逻辑电路第七章中规模通用集成电路及使用第八章可编程逻辑器件

本书第一章为数字电路实验基础知识，主要介绍电子电路的实验要求，电路的安装、调试等技术。
第二章为数字电路实验，共有15个实验，采用以数字实验箱、电子实验设备为工作平台进行电路实验的传统实验方法。
第三章为计算机辅助实验，共有6个实验，主要以CPU为工作平台，通过电子电路仿真软件进行电路的仿真实验。
本书所列实验共21个。
其中基本实验有4个：“实验仪器的使用及门电路逻辑功能的测试”、“OC门与TS门”、“波形的产生及单稳态触发器”、“数字电路逻辑功能的测试”。
前3个为传统实验方法，最后一个为计算机辅助实验。
设计性实验有9个：“TTL与非门应用”、“组合电路的设计”、“编码器”、“数据选择器”、“RS触发器与D触发器”、“JK触发器”、“移位寄存型计数器”、“加法器”、“CMOS门电路在波形产生与整形中的应用”，前7个为传统实验方法，后2个为计算机辅助实验。
综合性实验有8个：“译码器及数码显示”、“集成计数器及应用”、“时序电路的设”、“555定时器及其应用”、“数字秒表”、“计数器及译码显示”、“智力抢答器”、“家用电扇控制器”，前5个为传统实验方法，后3个为计算机辅助实验。
书末附录A、B、C分别介绍了数字实验箱、示波器、Multisim2001电路仿真软件的使用简介，附录D为实验用集成电路管脚陈列图，以供查阅。

在日常工作中，钉钉打卡成了我生活中不可或缺的一部分。然而，有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚，我总是得牢记打开钉钉应用，点击"工作台"，再找到"考勤打卡"进行签到。有时候因为工作忙碌，会忘记打卡，导致考勤异常，影响当月的工作评价。而且，由于我使用的是苹果手机，有时候系统更新后，钉钉的某些功能会出现异常，使得打卡变得更加麻烦。 另外，我的家人使用的是安卓手机，他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说，每次打卡都是一次挑战。他们总是担心自己会操作失误，导致打卡失败。 为了解决这些烦恼，我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习，我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。