本代码为在Vivado2017.4版本下基于FPGA开发的产生简单波形信号VerilogVHDL代码，波形包括正余弦波，方波，锯齿波，三角波，2PSK,2ASK,FM,AM四种调制信号，是运用DDSIP核产生的，项目可以在Vivado2017.4软件上直接打开，可以仿真看波形。
实测全部可用。
实测全部可用。
2019/6/23 18:13:37
45.98MB
1
1.输入按键开关设计为7个，密码位数要14位。
14位数字密码分成高7位（DH6….DH0）和低7位（DL6….DL0）两次输入,用数字逻辑按键开关预置，2.开锁输出信号out为1表示开锁，否则不开锁。
3.输出报警信号均为1有效，分为声报警Soundthealarm（扬声器）和lightalarm（发光管），4.14位数字密码分时操作，先预置高7位，然后再置入低7位，（顶层电路可参考图1）。
5.要求电路工作可靠，保密性强，开锁出错立即报警，（用声光两种方式同时报警）。
6.利用QuartusⅡ软件，混合设计方法进行设计、编译、并在FPGA芯片上实现。
7.14位密码自己设定。
比如：“10010010011100”。
本次设计采用本人学号后三位分别用BCD码+两位班号，其中一班是01，二班是10，三班是11四班是00作为设计密码。
14位数字密码分成高7位（DH6….DH0）和低7位（DL6….DL0）两次输入,用数字逻辑按键开关预置，2.开锁输出信号out为1表示开锁，否则不开锁。
3.输出报警信号均为1有效，分为声报警Soundthealarm（扬声器）和lightalarm（发光管），4.14位数字密码分时操作，先预置高7位，然后再置入低7位，（顶层电路可参考图1）。
5.要求电路工作可靠，保密性强，开锁出错立即报警，（用声光两种方式同时报警）。
6.利用QuartusⅡ软件，混合设计方法进行设计、编译、并在FPGA芯片上实现。
7.14位密码自己设定。
比如：“10010010011100”。
本次设计采用本人学号后三位分别用BCD码+两位班号，其中一班是01，二班是10，三班是11四班是00作为设计密码。
2019/11/18 17:13:42
380KB
1
提出了一种基于FPGA的星载图像实时处理系统，系统包括星载图像接收、SDRAM缓存、数据下传和CPU接口控制，并对整个系统做了可靠性设计。
该系统硬件平台包括相机LVDS接收芯片、SDRAM缓存电路、FPGA、CPU和卫星LVDS发送芯片。
该系统在目标跟踪和图像紧缩等实际卫星项目中得到了验证，具有实时处理、占用资源小、可靠性高等特点。
该系统硬件平台包括相机LVDS接收芯片、SDRAM缓存电路、FPGA、CPU和卫星LVDS发送芯片。
该系统在目标跟踪和图像紧缩等实际卫星项目中得到了验证，具有实时处理、占用资源小、可靠性高等特点。
2017/6/18 11:03:13
1.65MB
1
在日常工作中，钉钉打卡成了我生活中不可或缺的一部分。然而，有时候这个看似简单的任务却给我带来了不少烦恼。
每天早晚，我总是得牢记打开钉钉应用，点击"工作台"，再找到"考勤打卡"进行签到。有时候因为工作忙碌，会忘记打卡，导致考勤异常，影响当月的工作评价。而且，由于我使用的是苹果手机，有时候系统更新后，钉钉的某些功能会出现异常，使得打卡变得更加麻烦。
另外，我的家人使用的是安卓手机，他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说，每次打卡都是一次挑战。他们总是担心自己会操作失误，导致打卡失败。
为了解决这些烦恼，我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习，我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03
15KB