VHDL语言编写的小游戏。
在FPGA实验箱上烧制成功,且成功通过答辩。
模仿了打地鼠这个小游戏。
2023/6/12 0:29:51 6.73MB FPGA VHDL 打地鼠
1
DDS(含调频,调幅,调相)VHDL源程序,记得是某年的电子竞赛的题目,源程序已通过验证,并且在DE2上测试成功
2023/6/9 19:18:17 6.43MB DDS
1
用VHDL描写的各种算术运算,包括加减乘除,乘方==
2023/6/9 13:07:57 78KB VHDL 算术运算 加减 乘除
1
FPGA4X4矩阵键盘VHDL程序,已通过q2综合,可直接使用,基于cylcone
2023/6/4 2:37:03 356KB FPGA 4X4 矩阵键盘 VHDL
1
VHDL语言编程与FPGA设计--PDF清晰版(好)。
很不错的教材。
2023/6/4 1:16:11 18.04MB VHDL语言编程 FPGA设计
1
8051IP核Verilog和VHDL代码全集.A:8051核(Verilog版)::反向解剖是学习IC设计的捷径,希望对大家有帮助!
2023/6/2 8:19:56 247KB 8051IP Verilog VHDL 代码
1
完整的移位寄存器VHDL代码!可以实现双向移位。
包括bit子模块。
并包含testbench代码!
2023/6/2 0:25:29 4KB 移位寄存器 VHDL
1
modelsim-win64-2019.2-se是最新一款Mentor公司推出的专业的HDL语言仿真软件,提供强大的仿真环境,是业界唯一的单内核支持VHDL和Verilog混合仿真的仿真器。
Modelsim全面支持VHDL和Verilog语言的IEEE标准,支持C/C++功能调用,并采用直接优化的编译技术、Tcl/Tk技术、和单一内核仿真技术,编译仿真速度快,编译的代码与平台无关,便于保护IP核,个性化的图形界面和用户接口,为用户加快调错提供强有力的手段,是FPGA/ASIC设计的首选仿真软件。
2023/5/17 8:29:06 141B modelsim
1
用VHDL语言,模块化方案方式,实现8位运算器单元ALU的方案。
2023/5/12 4:43:42 379KB VHDL ALU
1
使用VHDL语言方案一个纵情波形暴发器,该波形暴发器可暴发三角波、方波,正旋波等
2023/5/11 17:37:28 248KB dds vhdl
1
共 444 条记录 首页 上一页 下一页 尾页
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡