本设计是采用EDA技术设计的一种8B/10B编解码电路,实现了在高速的串行数据传输中的直流平衡。
利用verilogHDL逻辑设计语言，经过modelsim、quartusII的仿真和下载验证，实现其编码和解码的功能。
该编解码电路设计大体上可以由五个模块构成，分别是默认编码模块、差异度计算模块、编码校正模块、并串转换模块、显示模块。
采用VerilogHDL描述、modelsim10.2a进行功能仿真、QuartusII13.1进行FPGA逻辑综合和适配下载，最初在Alter公司的CycloneIVE的芯片EP4CE6F17C8上实现并完成测试。
资源包中附有quartusII的项目文件和代码,直接打开即可使用。
利用verilogHDL逻辑设计语言，经过modelsim、quartusII的仿真和下载验证，实现其编码和解码的功能。
该编解码电路设计大体上可以由五个模块构成，分别是默认编码模块、差异度计算模块、编码校正模块、并串转换模块、显示模块。
采用VerilogHDL描述、modelsim10.2a进行功能仿真、QuartusII13.1进行FPGA逻辑综合和适配下载，最初在Alter公司的CycloneIVE的芯片EP4CE6F17C8上实现并完成测试。
资源包中附有quartusII的项目文件和代码,直接打开即可使用。
2023/3/13 4:33:55
3.88MB
1
快速傅立叶变换(FFT)作为时域和频域转换的基本运算，是数字谱分析的必要前提。
传统的FFT使用软件或DSP实现，高速处理时实时性较难满足。
FPGA是直接由硬件实现的，其内部结构规则简单，通常可以容纳很多相同的运算单元，因而FPGA在作指定运算时，速度会远远高于通用的DSP芯片。
FFT运算结构相对比较简单和固定，适于用FPGA进行硬件实现，并且能兼顾速度及灵活性。
本文介绍了一种通用的可以在FPGA上实现32点FFT变换的方法。
传统的FFT使用软件或DSP实现，高速处理时实时性较难满足。
FPGA是直接由硬件实现的，其内部结构规则简单，通常可以容纳很多相同的运算单元，因而FPGA在作指定运算时，速度会远远高于通用的DSP芯片。
FFT运算结构相对比较简单和固定，适于用FPGA进行硬件实现，并且能兼顾速度及灵活性。
本文介绍了一种通用的可以在FPGA上实现32点FFT变换的方法。
2023/3/4 19:51:44
8.08MB
1
本代码是一个完整的QuartusII工程，采用流水线的方式进行fft，代码中有详细的注释，编译通过，但是没有验证是否正确。
供大家参考学习。
供大家参考学习。
2023/2/8 13:45:30
3.47MB
1
篮球倒计时工程说明本项目包含2个按键和4位数码管显示，要求共同实现一个篮球24秒的倒计时，并具有暂停和重新计数复位的功能。
案例补充说明与单片机等实现模式相比，FPGA倒计时系统大大简化，整体功能和可靠性得到提高。
在篮球24秒倒计时的模块架构设计方面，只需要一级架构下的BCD译码模块、倒计时模块和数码管显示模块，即可实现24秒倒计时功能。
案例补充说明与单片机等实现模式相比，FPGA倒计时系统大大简化，整体功能和可靠性得到提高。
在篮球24秒倒计时的模块架构设计方面，只需要一级架构下的BCD译码模块、倒计时模块和数码管显示模块，即可实现24秒倒计时功能。
2023/2/5 23:30:14
58KB
1
本设计要求实现用VHDL语言设计交通灯，掌握利用FPGA的系统层次化设计实现实现多功能设计。
设计要求能够通过仿真和硬件测试，其中实现交通灯的点亮和形态的切换，以及时间的倒计时显示。
设计要求能够通过仿真和硬件测试，其中实现交通灯的点亮和形态的切换，以及时间的倒计时显示。
2023/2/4 6:10:31
530KB
1
在日常工作中，钉钉打卡成了我生活中不可或缺的一部分。然而，有时候这个看似简单的任务却给我带来了不少烦恼。
每天早晚，我总是得牢记打开钉钉应用，点击"工作台"，再找到"考勤打卡"进行签到。有时候因为工作忙碌，会忘记打卡，导致考勤异常，影响当月的工作评价。而且，由于我使用的是苹果手机，有时候系统更新后，钉钉的某些功能会出现异常，使得打卡变得更加麻烦。
另外，我的家人使用的是安卓手机，他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说，每次打卡都是一次挑战。他们总是担心自己会操作失误，导致打卡失败。
为了解决这些烦恼，我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习，我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03
15KB