包括8255并行实验,8259中缀实验和8254计数器实验
2016/8/25 18:08:47 9.92MB 天津大学 微机接口 实验
1
使用红外对管监测啤酒瓶,每通过一个啤酒瓶计数一次,由2位数码管显示计数值。
每12瓶计数1箱,并通过蜂鸣器报警,继电器输出控制信号,等待按键复位。
设计软硬件,该测速仪的硬件部分由光电检测单元、信号转换单元、测控单元和数据显示储存单元4部分组成。
并且引见啤酒生产线计数器的结构,工作原理,功能特点。
本设计的题目是啤酒生产线计数器,本设计论文是以单片机为核心设计的。
2017/2/17 2:02:34 291KB 51单片机 红外
1
60进制加计数VHDLQuartusII仿真可自在更改进制
2019/11/11 10:35:46 310KB 60进制 加计数器
1
74LS161异步置零法构成恣意进制计数器的Multisim仿真
2015/3/14 16:06:21 823KB 74LS161
1
使用Verilog自顶向下设计60进制计数器(例子为1Hz,可修正频率),并用数码管动态显示,已在Basys2开发板验证通过。
1
包括4位全加器四选一数据选择器4位加法计数器七段数码显示译码器等的VHDL程序及仿真
2016/5/18 5:34:11 649KB EDA VHDL
1
本电路为一个十字交叉路口交通信号灯电路,东西和南北方向交替通行,每次通行时间为45秒,在绿灯转为红灯时,黄灯每秒闪一次(共闪5秒),各车道上除了红、黄、绿灯外,并且在灯亮时有时间提示。
电路采用74LS190加减法计数器作为倒计时安装,采用555作为秒脉冲发生器,提供脉冲信号,采用JK触发器改变通行方向,电路简单且成本较低。
本课程设计系本人所作,如有需要,可留言
1
实验一汇编语言源程序的实现1实验二循环分支程序设计4实验三存储器读写7实验四8255A并行口实验(一)10实验五8255A并行口实验(二)12实验六8259单级中缀控制器实验16实验七A/D转换实验22实验八D/A转换实验(一)26实验九定时器/计数器28实验十简单I/O口扩展实验30实验十一步进电机控制31实验十二继电器控制40
2019/4/20 19:57:45 658KB 微机原理
1
本程序设计实现的功能有:一、通过计时器8253实现秒、分、时的计数,即实现电子表计时功能。
二、通过8259产生7#中断实现时分显示形态和秒显示形态的切换功能。
三、通过8259产生6#中断实现对秒、分、时的修改设置功能。
(电子表采用24小时制) 对于功能一,电子表计时,则是通过将8253的计数器2置初值为4CE9H(十进制11625),并使其工作于方式2,采用二进制计数,然后,将out2接到IRQ1上,通过8259产生1#中断,从而完成对时间的计数。
由于OPCLK的频率为1.1625MHz.,故在程序中需在1#中断计数为100次后才对秒进行加1操作。
对于功能二,形态切换,则是通过在内存中设置一显示形态标志DISHM(默认为时分显示形态,初值为1),然后在有7#中断产生时,将DISHM的值与1求异或来完成形态标志的设置(1为时分显示形态,0为秒显示形态)。
对于功能三,时间修改,则在不同的显示形态下有不同的操作。
如果当前电子表处于时分显示形态,则得注意了!因为在程序中又加入了一个设置形态标志STH(默认为时的设置,初值为1)。
如果是在第一次对时分进行修改的话,只需通过向8255的C口置数,然后产生6#中断,便完成了对时的设置(C口置数均为BCD码)。
但是此后设置形态已经变为对分的设置了,如果此次并没有对分进行修改,那下一次切换到时分显示形态并要修改时间时便是从分开始设置的,如果对分进行了设置(产生了6#中断),程序又自动转入对时的设置形态。
而对秒的设置则简单多了,只需将显示形态切换到秒显示形态,然后对8255的C口置数,再产生6#中断便可对秒进行修改了。
程序会对C口输入的有效性进行检测。
2015/2/21 1:58:18 233KB 微机原理 接口 电子表
1
很实用的Verilog实例!目录:王金明:《VerilogHDL程序设计教程》程序例子,带说明。
【例3.1】4位全加器【例3.2】4位计数器【例3.3】4位全加器的仿真程序【例3.4】4位计数器的仿真程序【例3.5】“与-或-非”门电路【例5.1】用case语句描述的4选1数据选择器【例5.2】同步置数、同步清零的计数器【例5.4】用initial过程语句对测试变量A、B、C赋值【例5.5】用begin-end串行块产生信号波形【例5.6】用fork-join并行块产生信号波形【例5.7】持续赋值方式定义的2选1多路选择器【例5.8】阻塞赋值方式定义的2选1多路选择器【例5.9】非阻塞赋值【例5.10】阻塞赋值【例5.11】模为60的BCD码加法计数器【例5.12】BCD码—七段数码管显示译码器【例5.13】用casez描述的数据选择器【例5.15】用for语句描述的七人投票表决器【例5.16】用for语句实现2个8位数相乘【例5.17】用repeat实现8位二进制数的乘法【例5.18】同一循环的不同实现方式【例5.19】使用了`include语句的16位加法器【例5.20】条件编译举例【例6.1】加法计数器中的进程【例6.2】任务举例【例6.3】测试程序【例6.4】函数【例6.5】用函数和case语句描述的编码器(不含优先顺序)【例6.6】阶乘运算函数【例6.7】测试程序【例6.8】顺序执行模块1【例6.9】顺序执行模块2【例6.10】并行执行模块1【例6.11】并行执行模块2【例7.1】调用门元件实现的4选1MUX【例7.2】用case语句描述的4选1MUX【例7.3】行为描述方式实现的4位计数器【例7.4】数据流方式描述的4选1MUX【例7.5】用条件运算符描述的4选1MUX【例7.6】门级结构描述的2选1MUX【例7.7】行为描述的2选1MUX【例7.8】数据流描述的2选1MUX【例7.9】调用门元件实现的1位半加器【例7.10】数据流方式描述的1位半加器【例7.11】采用行为描述的1位半加器【例7.12】采用行为描述的1位半加器【例7.13】调用门元件实现的1位全加器【例7.14】数据流描述的1位全加器【例7.15】1位全加器【例7.16】行为描述的1位全加器【例7.17】混合描述的1位全加器【例7.18】结构描述的4位级连全加器【例7.19】数据流描述的4位全加器【例7.20】行为描述的4位全加器【例8.1】$time与$realtime的区别【例8.2】$random函数的使用【例8.3】1位全加器进位输出UDP元件【例8.4】包含x态输入的1位全加器进位输出UDP元件【例8.5】用简缩符“?”表述的1位全加器进位输出UDP元件【例8.6】3选1多路选择器UDP元件【例8.7】电平敏感的1位数据锁存器UDP元件【例8.8】上升沿触发的D触发器UDP元件【例8.9】带异步置1和异步清零的上升沿触发的D触发器UDP元件【例8.12】延迟定义块举例【例8.13】激励波形的描述【例8.15】用always过程块产生两个时钟信号【例8.17】存储器在仿真程序中的使用【例8.18】8位乘法器的仿真程序【例8.19】8位加法器的仿真程序【例8.20】2选1多路选择器的仿真【例8.21】8位计数器的仿真【例9.1】基本门电路的几种描述方法【例9.2】用bufif1关键字描述的三态门【例9.3】用assign语句描述的三态门【例9.4】三态双向驱动器【例9.5】三态双向驱动器【例9.6】3-8译码器【例9.7】8-3优先编码器【例9.8】用函数定义的8-3优先编码器【例9.9】七段数码管译码器【例9.10】奇偶校验位产生器【例9.11】用if-else语句描述的4选1MUX【例9.12】用case语句描述的4选1MUX【例9.13】用组合电路实现的ROM【例9.14】基本D触发器【例9.15】带异步清0、异步置1的
2020/10/10 20:05:56 127KB Verilog 实例 经典
1
共 269 条记录 首页 上一页 下一页 尾页
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡