使用的vivado2017.04版本建树的工程，实现蜂鸟E203处置器内核的移植，搭建SOC片上体系。
运行在A7的FPGA板卡上。
运行在A7的FPGA板卡上。
2023/5/13 19:30:40
23.84MB
1
参考这篇博客：https://blog.csdn.net/weixin_37182342/article/details/88916904，行使Vivado2017.4软件实现仿真，并在MATLAB软件中举行下场验证。
2023/5/8 16:20:43
45.73MB
1
谢谢您使用米联客Artix系列开拓板，以及配套教程。
本教程对于ArtixFPGAmicroblaze低级使用方面的课程内容，并且给出了丰厚的demo。
本教程不光仅合适用于米联客开拓板，并且能够用于其余的Artix发板。
软件版本：VIVADO2017.4（提供装置好情景的虚构机）
本教程对于ArtixFPGAmicroblaze低级使用方面的课程内容，并且给出了丰厚的demo。
本教程不光仅合适用于米联客开拓板，并且能够用于其余的Artix发板。
软件版本：VIVADO2017.4（提供装置好情景的虚构机）
2023/4/16 10:33:35
10.84MB
1
基于DVB-S2X标准的物理层加扰Verilog程序，扰码接纳Golden序列（双m序列组合构成），含testbench，开发环境为vivado2017.4
2021/3/6 15:04:32
4.65MB
1
本代码为在Vivado2017.4版本下基于FPGA开发的产生简单波形信号VerilogVHDL代码，波形包括正余弦波，方波，锯齿波，三角波，2PSK,2ASK,FM,AM四种调制信号，是运用DDSIP核产生的，项目可以在Vivado2017.4软件上直接打开，可以仿真看波形。
实测全部可用。
实测全部可用。
2019/6/23 18:13:37
45.98MB
1
在vivado2017.4中应用MIG模块生成的DDR3实例的约束文件，开发板为ZYNQ7350，采用Xilinx公司的Zynq7000系列的芯片，型号为XC7Z035-2FFG676。
2021/7/18 4:39:52
11KB
1
在日常工作中，钉钉打卡成了我生活中不可或缺的一部分。然而，有时候这个看似简单的任务却给我带来了不少烦恼。
每天早晚，我总是得牢记打开钉钉应用，点击"工作台"，再找到"考勤打卡"进行签到。有时候因为工作忙碌，会忘记打卡，导致考勤异常，影响当月的工作评价。而且，由于我使用的是苹果手机，有时候系统更新后，钉钉的某些功能会出现异常，使得打卡变得更加麻烦。
另外，我的家人使用的是安卓手机，他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说，每次打卡都是一次挑战。他们总是担心自己会操作失误，导致打卡失败。
为了解决这些烦恼，我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习，我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03
15KB