可以将8位二进制码转换为BCD码(二进制表示为12位)
2023/10/8 8:14:31 764B 二进制 BCD码 VHDL
1
vhdl实现简单打地鼠游戏机,北邮数电综合试验,功能齐全,验收通过,代码简单易懂
2023/9/14 16:51:28 83KB vhdl 北邮数电
1
vhdl实现的4*4矩阵键盘译码显示,可实现移位显示,
2023/9/7 4:26:05 490KB 键盘 4*4 译码显示 vhdl
1
VHDL实现0-99计数并在两个数码数码管上显示出来。
2023/9/1 8:18:12 2KB VHDL 计数器
1
基于vhdl实现了一个简单cpu,内部帮助文档有指令集说明,以及硬件的顶层设计图
2023/8/26 18:31:06 2.51MB fpga cpu vhdl
1
通过VHDL,实现10位带使能计数器。
LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;USEIEEE.STD_LOGIC_UNSIGNED.ALL;ENTITYCNT10ISPORT(CLK_IN:INSTD_LOGIC;COUT228:OUTSTD_LOGIC);--计数进位输出ENDCNT10;ARCHITECTUREbehavOFCNT10ISSIGNALQ:STD_LOGIC_VECTOR(3DOWNTO0);BEGINREG:PROCESS(CLK_IN,Q)
2023/8/9 21:29:28 285KB VHDL quartus 计数器
1
VHDL实现的串口通信实验报告,代码绝对好用!!!!!!!
2023/7/1 17:43:03 305KB FPGA VHDL 串口通信 实验报告
1
四位数据比力器的VHDL实现搜罗源码仿真波形以及引脚配置配备枚举
2023/4/17 8:41:29 256KB VHDL EDA 四位数据比较器
1
Qomputer文件夹下是最终的工程,COMPUTER文件夹下是各个部件的调试及实现,另附上报告一份,便捷读者浏览
2023/4/10 22:08:42 4.72MB CPU VHDL
1
先产生4位信息码,用伪随机序列产生器;
然后用encode编码。
为了进行加错先做并串转化,加错时根据输入的另一个伪随机序列的大小决定能否加错。
加错后为了方便译码,进行串并转换。
再检错译码输出正确的信息码。
2023/3/7 4:21:44 6KB 汉明码 VHDL
1
共 28 条记录 首页 上一页 下一页 尾页
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡