STM32F407FSMC控制AD7606、SRAM和NORFLASH的初始化代码，时序配置经过验证
2023/10/5 13:40:04
2KB
1
自己实验室用的板子，因为课题需要用，临时学的，做的并不好，仅供参考。
包括DSP28335的最小系统，外扩1M大小的SRAM，外扩超高速ADC系统。
板子为4层板，全是信号层。
布线和器件排布还有不足。
适用于想直接上手DSP且没有基础的人员参考。
包括DSP28335的最小系统，外扩1M大小的SRAM，外扩超高速ADC系统。
板子为4层板，全是信号层。
布线和器件排布还有不足。
适用于想直接上手DSP且没有基础的人员参考。
2023/9/30 14:11:48
743KB
1
FPGA(EP2C70)+MCU(CY7C68013A)_SRAM_USB_7816开发板protel硬件原理图+PCB文件，采用6层板设计，板子大小为155x75mm，双面布局布线，FPGA芯片选用cyclone2系统中的EP2C70F672，MCU芯片选用CY7C68013A-100PIN,FRAM芯片选用MR2A16A，IC卡接口芯片MAX1840，电源芯片UCC383-5，LT1764AEQ等。
Protel99se设计的DDB后缀项目工程文件，包括完整无措的原理图及PCB印制板图，可用Protel或AltiumDesigner(AD)软件打开或修改，已经制板并在实际项目中使用
Protel99se设计的DDB后缀项目工程文件，包括完整无措的原理图及PCB印制板图，可用Protel或AltiumDesigner(AD)软件打开或修改，已经制板并在实际项目中使用
2023/9/12 8:02:39
756KB
1
最简单清晰的例子，主架构如下：intmain(void){/*ST固件库中的启动文件已经执行了SystemInit()函数，该函数在system_stm32f4xx.c文件，主要功能是配置CPU系统的时钟，内部Flash访问时序，配置FSMC用于外部SRAM等。
*/NVIC_Configuration();CAN1_Configuration();CAN2_Configuration();while(1){if(can1_rec_flag==1)//如果CAN1接收到了一帧数据{can1_rec_flag=0;CAN1_WriteData(0x18412345);//以ID为0x18412345向CAN上发送数据}if(can2_rec_flag==1)//如果CAN1接收到了一帧数据{can2_rec_flag=0;CAN2_WriteData(0x18412345);//以ID为0x18412345向CAN上发送数据}}}
*/NVIC_Configuration();CAN1_Configuration();CAN2_Configuration();while(1){if(can1_rec_flag==1)//如果CAN1接收到了一帧数据{can1_rec_flag=0;CAN1_WriteData(0x18412345);//以ID为0x18412345向CAN上发送数据}if(can2_rec_flag==1)//如果CAN1接收到了一帧数据{can2_rec_flag=0;CAN2_WriteData(0x18412345);//以ID为0x18412345向CAN上发送数据}}}
2023/8/23 17:30:54
6.84MB
1
AlteraCycloneIIEP2C35F672C8+SDRAM+SRAM+FLASH核心板ALTIUM设计硬件原理图+PCB+封装库，采用8层板设计，板子大小为113x82mm，双面布局布线。
主要器件为FPGAEP2C35F672C8,FLAHS29GL256N11FFIV10,SDRAMMT48LC16M16A2TG,256Mbit,K6R4016V1D-TC10T,256Kx16-BitSRAM,等AltiumDesigner设计的工程文件，包括完整的原理图、PCB文件，可以用Altium(AD)软件打开或修改，可作为你产品设计的参考。
主要器件为FPGAEP2C35F672C8,FLAHS29GL256N11FFIV10,SDRAMMT48LC16M16A2TG,256Mbit,K6R4016V1D-TC10T,256Kx16-BitSRAM,等AltiumDesigner设计的工程文件，包括完整的原理图、PCB文件，可以用Altium(AD)软件打开或修改，可作为你产品设计的参考。
2023/8/2 3:20:02
4.77MB
1
基于AHB总线的SRAM控制器，包含SRAM模型文件https://blog.csdn.net/zgezi/article/details/106958725#comments_20579664
2023/5/31 15:47:26
11KB
1
三.简答题（每小题5分，共20分）1、说明计算机系统的层次结构。
2.请说明指令周期、机器周期、时钟周期之间的关系。
3.请说明SRAM的组成结构，与SRAM相比，DRAM在电路组成上有什么不同之处？4.请说明程序查询方式与中断方式各自的特点。
2.请说明指令周期、机器周期、时钟周期之间的关系。
3.请说明SRAM的组成结构，与SRAM相比，DRAM在电路组成上有什么不同之处？4.请说明程序查询方式与中断方式各自的特点。
2023/5/30 14:12:31
1.55MB
1
使用verilog编写的IS61LV25616AL的SRAM读写法度圭表标准，法度圭表标准在XSC3S400开拓板上测试过，能够实现读写责任，另外附带IS61LV25616AL的数据手册
2023/5/11 18:05:04
57KB
1
STM32CubeIDEAudio播放音频，DAC+TIM+DMA随言：建议下载该例程看看源码，然则由于民间使用的是内部TF卡存储音频，有一个读取内部数据拷贝到SRAM的延时下场，故民间使用了双缓存区方式。
而我只想约莫播放音频，故我找了一段15秒的16KHz_8bit_wav格式音频，直接转成C语言数组存在芯片内部flash。
由于是放在内部flash，故不用耽忧数据拷贝的速率下场，所以我使用单缓冲区就能够了。
致使能够不需要把内部flash数据拷贝到缓存区，直接让DMA指向flash数据的地址。
音频的采样位数为8bit16bit24bit32bit，采样位数越高当然音质越好，然则相对于的存储也急剧削减。
留意：STM32F4的DAC最大分说率为12bit，故咱们只能使用8bit的音频。
另有便是普通高采样位数音频转低采样位数音频的未必要安妥到场发抖（噪声）。
而我只想约莫播放音频，故我找了一段15秒的16KHz_8bit_wav格式音频，直接转成C语言数组存在芯片内部flash。
由于是放在内部flash，故不用耽忧数据拷贝的速率下场，所以我使用单缓冲区就能够了。
致使能够不需要把内部flash数据拷贝到缓存区，直接让DMA指向flash数据的地址。
音频的采样位数为8bit16bit24bit32bit，采样位数越高当然音质越好，然则相对于的存储也急剧削减。
留意：STM32F4的DAC最大分说率为12bit，故咱们只能使用8bit的音频。
另有便是普通高采样位数音频转低采样位数音频的未必要安妥到场发抖（噪声）。
2023/4/9 11:32:34
6.31MB
1
在日常工作中，钉钉打卡成了我生活中不可或缺的一部分。然而，有时候这个看似简单的任务却给我带来了不少烦恼。
每天早晚，我总是得牢记打开钉钉应用，点击"工作台"，再找到"考勤打卡"进行签到。有时候因为工作忙碌，会忘记打卡，导致考勤异常，影响当月的工作评价。而且，由于我使用的是苹果手机，有时候系统更新后，钉钉的某些功能会出现异常，使得打卡变得更加麻烦。
另外，我的家人使用的是安卓手机，他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说，每次打卡都是一次挑战。他们总是担心自己会操作失误，导致打卡失败。
为了解决这些烦恼，我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习，我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03
15KB