在QuartusII软件平台的底子上，基于VHDL语言及图形输入，付与FPGA方案了一款数字秒表，同时，给出了数字秒表体系方案方案及各个成果模块的方案原理。
经由对于体系举行编译、仿真，并下载到Cyclone系列EP2C5Q208C8器件中举行测试，下场评释，本方案能实现计时展现、启停、复位及计时溢出报警成果。
经由对于体系举行编译、仿真，并下载到Cyclone系列EP2C5Q208C8器件中举行测试，下场评释，本方案能实现计时展现、启停、复位及计时溢出报警成果。
2023/4/8 8:39:56
210KB
1
基于FPGA的应用技术，采用Altera公司DE2-70开发板的CycloneⅡ系列EP2C70作为核心器件，设计了一种基于FPGA的新型可调信号发生器。
通过QuartusⅡ软件及VerilogHDL编程语言设计LPM_ROM模块定制数据ROM，并通过地址指针读取ROM中不同区域的数据，根据读取数据间隔的不同，实现调整频率功能，该系统可产生正弦波、方波、三角波和锯齿波4种波形信号，并使用嵌入式逻辑分析仪对产生的不同波形信号进行实时测试，实验证明，该可调信号发生器系统软件模仿数据和理论定制波形相吻合。
通过QuartusⅡ软件及VerilogHDL编程语言设计LPM_ROM模块定制数据ROM，并通过地址指针读取ROM中不同区域的数据，根据读取数据间隔的不同，实现调整频率功能，该系统可产生正弦波、方波、三角波和锯齿波4种波形信号，并使用嵌入式逻辑分析仪对产生的不同波形信号进行实时测试，实验证明，该可调信号发生器系统软件模仿数据和理论定制波形相吻合。
2022/10/11 13:39:49
1.23MB
1
Quartus高版本缺少的编译库，当编译特定的工程时，需求添加该库文件-cyclone_iii元器件库，否则会报错！
2021/4/15 19:27:46
17KB
1
Altera(Intel)_Cyclone_IV_EP4CE15核心板+开发底板PDF原理图+Quartus逻辑例程+开发板文档材料,包括_Key,SDRAM，_CP2102_UART，MicroSD，GMII_Ethernet等FPGAVERILOG逻辑例程工程文件，开发板材料及相关主要器件技术手册等。
2021/3/6 12:34:37
40.37MB
1
在日常工作中，钉钉打卡成了我生活中不可或缺的一部分。然而，有时候这个看似简单的任务却给我带来了不少烦恼。
每天早晚，我总是得牢记打开钉钉应用，点击"工作台"，再找到"考勤打卡"进行签到。有时候因为工作忙碌，会忘记打卡，导致考勤异常，影响当月的工作评价。而且，由于我使用的是苹果手机，有时候系统更新后，钉钉的某些功能会出现异常，使得打卡变得更加麻烦。
另外，我的家人使用的是安卓手机，他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说，每次打卡都是一次挑战。他们总是担心自己会操作失误，导致打卡失败。
为了解决这些烦恼，我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习，我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03
15KB