利用multisim仿真实现对加法器的设计,通过小灯的亮灭来观察数字的累加
2024/4/10 18:08:43 86KB 加法器 multisim 仿真
1
设计带符号位的8位加法器电路,每个加数的最高位为符号位,符号位‘1’表示-,符号位‘0’表示+
2024/2/8 7:10:18 614B EDA Verilog 二进制加法器
1
本教程适用初学者快速掌握SystemVIew工具,包含以下几章:第1章SystemView的功能与使用简介1.1SystemView简介1.2SystemView的用户环境1.2.1设计窗口1.2.2图标库1.2.3图标定义1.3系统定时1.4基本使用1.4.1基本系统的搭建1.4.2分析窗口1.4.3接收计算器1.4.4全局参数连接1.4.5可变参数设计1.4.6与外部文件的接1.4.7动态探针功能1.4.8自动程序生成(APG)功能第2章用SystemView实现滤波器设计2.1各种类型的滤波器设计2.1.1FIR滤波器设计2.1.2Analog模拟滤波器设计2.1.3Communication通信滤波器设计2.1.4用户自定义型滤波器的设计2.1.5直接输入系数设计2.2下载到硬件级第3章SystemView的图标库3.1基本库3.1.1信号源库3.1.2子系统库3.1.3加法器图标3.1.4子系统I/O图标3.1.5算子库3.1.6函数库3.1.7乘法器库3.1.8观察窗库3.2专业库3.2.1通信库3.2.2DSP库3.2.333扩展库3.3.1CDMA库3.3.2数字视频广播DVB库3.3.3自适应滤波器库第4章SystemView调用其它工具4.1用户代码库的调用4.2与仿真工具Matlab的接口
2024/2/1 22:19:53 3.23MB SystemVIew 通信系统仿真
1
第4关:16位快速加法器设计.txt
2024/1/22 6:25:17 637KB 第4关:16位快速加法器设计
1
利用verilog,以IEEE754标准实现浮点数加法
2023/12/21 4:26:50 1.58MB Verilog 浮点数 加法器
1
基本逻辑门实验简单组合逻辑电路设计、组装与调测试三态门特性研究与典型应用中规模集成电路功能测试及应用加法器设计与实现触发器移位寄存器及其应用时序电路分析集成计数器及应用四相时钟分配器设计
1
Verilog实现4位带符号加法器,带有上益出和下溢出标志位,内含TestBench代码,可直接使用。
代码简单修改即可宽展至任意位数的加法器。
2023/9/30 3:22:53 891KB Verilog
1
采用门级电路实现4位超前进位加法器,文档含有门级电路图设计,代码以及仿真截图
2023/9/19 0:39:50 147KB verilog
1
Android加法器
2023/9/3 18:58:30 1.37MB 加法器
1
目录诸论第1章TMS320C54x的结构原理1.1TMS320系列DSP芯片概述101.1.1TMS320系列DSP的分类及应用101.1.2TMS320C5000DSP平台111.2TMS320C54xDSP131.2.1TMS320C54x的主要特性131.2.2TMS320C54x的组成框图161.3总线结构181.4存储器191.4.1存储器空间分配201.4.2程序存储器231.4.3数据存储器241.5中央处理单元271.5.1算术逻辑运算单元281.5.2累加器A和B291.5.3桶形移位器311.5.4乘法器/加法器单元321.5.5比较、选择和存储单元331.5.6指数编码器341.5.7CPU状态和控制寄存器341.6数据寻址方式391.6.1立即寻址411.6.2绝对寻址411.6.3累加器寻址411.6.4直接寻址421.6.5间接寻址431.6.6存储器映像寄存器寻址461.6.7堆栈寻址471.7程序存储器地址生成方式481.7.1程序计数器491.7.2分支转移491.7.3调用与返回501.7.4条件操作511.7.5重复操作531.7.6复位操作541.7.7中断551.7.8省电方式591.8流水线601.8.1流水线操作601.8.2延迟分支转移621.8.3条件执行641.8.4双寻址存储器与流水线651.8.5单寻址存储器与流水线671.8.6流水线冲突和插入等待周期671.9在片外围电路711.9.1并行I/O口及通用I/O引脚711.9.2定时器721.9.3时钟发生器741.9.4主机接口781.10串行口831.10.1串行口概述831.10.2标准串行口841.11DMA控制器971.11.1DMA控制器的基本特性971.11.2子地址寻址方式971.11.3DMA通道优先级和使能控制寄存器1001.11.4DMA通道现场寄存器1021.11.5DMA编程举例1081.12外部总线1131.12.1外部总线接口1131.12.2外部总线操作的优先级别1141.12.3等待状态发生器1151.12.4分区切换逻辑1171.12.5外部总线接口定时图1181.12.6复位和IDLE3省电工作方式1201.13TMS320C54x引脚信号说明122第2章指令系统2.1指令的表示方法1302.1.1指令系统中的符号和略语1302.1.2指令系统中的记号和运算符1332.2指令系统1352.2.1指令系统概述1352.2.2指令系统分类135第3章汇编语言程序开发工具3.1TMS320C54x软件开发过程1373.2汇编语言程序的编写方法1393.3汇编语言程序的编辑、汇编和链接过程1413.4COFF的一般概念1433.4.1COFF文件中的段1433.4.2汇编器对段的处理1443.4.3链接器对段的处理1463.4.4COFF文件中的符号1483.5汇编1493.5.1运行汇编程序1493.5.2列表文件1513.5.3汇编命令1543.5.4宏定义和宏调用1543.6链接1563.6.1运行链接程序1563.6.2链接器选项1573.6.3链接器命令文件1583.6.4多个文件的链接164第4章Simulator和CCS集成开发工具的使用方法4.1Simulator的使用方法1694.1.1软件仿真器概述1694.1.2仿真命令1714.1.3仿真器初始化命令文件1744.1.4仿真外部中断1764.2什么是CCS1774.3如何安装和设置CCS1784.3.1CCS对计算机系统的配置要求1784.3.2CCS的安装与设置1784.4CCS窗口介绍1804.4.1CCS窗口示例1804.4.2CCS的菜单栏和快捷菜单1804.4.3CCS的常用工具栏1814.5如何建立工程文件1824.5.1工程文件的建立、打开和关闭1834.5.2在工程文件中添加或删除文件1834.5.3编辑源文件1834.5.4工程的构建1844.6如何调试程序1854.6.1加载可执行文件1854.6.2程序的运行和复位1864.6.3断点设置1874.6.4内存、寄存器和变量操作1884.7如何与外部文件交换数据1914.7
2023/8/25 15:41:47 3.6MB DSP结构 原理 TMS320C54X
1
共 45 条记录 首页 上一页 下一页 尾页
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡