QML弹出窗口组件，灯箱效果、动画效果，可拖拽核心思路：一个mask层，一个最顶层，都用rectangle，禁止事件穿透，动画效果http://www.cnblogs.com/surfsky/p/3998391.html
2024/4/26 9:14:06
3KB
1
某教育基金会捐助基金管理系统的基本功能如下：1、由捐助者向基金会提出捐助请求，经身份确认后被接受，对捐助人进行登记并授予捐助证书，捐款存入银行；
2、由教育单位提出用款申请，在进行相应合法性校验和核对相应的捐款存储后做出支出；
3、每月给基金会的理事会一份财政状况报表，列出本月的收入和支出情况和资金余额。
1、确定上述系统的数据源点和终点，画出该系统的顶层数据流图；
2、分析系统的主要功能，细化系统的顶层数据流图，画出系统的第一层数据流图；
3、细化系统的各个主要功能，画出系统的第二层数据流图。
4、对主要数据流和数据存储用数据字典进行详细描述。
2、由教育单位提出用款申请，在进行相应合法性校验和核对相应的捐款存储后做出支出；
3、每月给基金会的理事会一份财政状况报表，列出本月的收入和支出情况和资金余额。
1、确定上述系统的数据源点和终点，画出该系统的顶层数据流图；
2、分析系统的主要功能，细化系统的顶层数据流图，画出系统的第一层数据流图；
3、细化系统的各个主要功能，画出系统的第二层数据流图。
4、对主要数据流和数据存储用数据字典进行详细描述。
2024/2/19 18:17:41
73KB
1
设计一个通用寄存器组，满足以下要求：①通用寄存器组中有4个16位的寄存器。
②当复位信号reset=0时，将通用寄存器组中的4个寄存器清零。
③通用寄存器组中有1个写入端口，当DRWr=1时，在时钟clk的上升沿将数据总线上的数据写入DR[1..0]指定的寄存器。
④通用寄存器组中有两个读出端口，由控制信IDC控制，分别对应算术逻辑单元的A口和B口。
IDC=0选择目的操作数；
IDC=1选择源操作数。
⑤设计要求层次设计。
底层的设计实体有3个：通用寄存器组数据输入模块包括4个16位寄存器，具有复位功能和允许写功能；
一个4选1多路开关，负责选择寄存器的读出。
一个2路数据分配器实现数据双端口输出，顶层设计构成一个完整的通用寄存器组。
②当复位信号reset=0时，将通用寄存器组中的4个寄存器清零。
③通用寄存器组中有1个写入端口，当DRWr=1时，在时钟clk的上升沿将数据总线上的数据写入DR[1..0]指定的寄存器。
④通用寄存器组中有两个读出端口，由控制信IDC控制，分别对应算术逻辑单元的A口和B口。
IDC=0选择目的操作数；
IDC=1选择源操作数。
⑤设计要求层次设计。
底层的设计实体有3个：通用寄存器组数据输入模块包括4个16位寄存器，具有复位功能和允许写功能；
一个4选1多路开关，负责选择寄存器的读出。
一个2路数据分配器实现数据双端口输出，顶层设计构成一个完整的通用寄存器组。
2024/1/29 1:58:14
525KB
1
本代码实现了读MPU6050三轴6个数据，用其中的GY和AZ、AX结合融合滤波算法，解出X单轴角度，并在黑金开发板的EP4C15F17C8芯片上调试成功，±5°范围内LED灯灭，左右摆动时相应左右灯亮。
顶层模块每隔5ms，发出一个is_read高电平，下面的模块读取一次数据，并计算，更新LED状态。
有关计算都用的ip核，占用资源很大。
代码随笔，希望对小小小小白有所帮助。
压缩包里面有代码.v和doc随笔。
顶层模块每隔5ms，发出一个is_read高电平，下面的模块读取一次数据，并计算，更新LED状态。
有关计算都用的ip核，占用资源很大。
代码随笔，希望对小小小小白有所帮助。
压缩包里面有代码.v和doc随笔。
2023/12/23 9:08:19
9.06MB
1
按照文件的要求，采用云计算、虚拟化等技术，建设省级政务云平台，整合全省政务信息基础设施，打造统一安全的政务云平台、数据资源整合和大数据平台、一体化网上政务服务平台，并制定统一的标准体系指导特色行业云平台和地市级政务云平台的建设，建成全省“一片云”，构建大平台共享、大数据慧治、大系统共治的顶层架构和省级统筹、整体联动、部门协同、一网通办的“互联网+政务服务”体系，有效实现技术、业务、数据、服务“四融合”，促进政务服务全面触达、社会治理智能精准、政府办公业务协同，建成智慧化的“数字政府”。
2023/12/16 19:53:52
26.11MB
1
此手册自己总结的，网上找不到第二份，除非拷的我的。
u-boot1.1.6版本顶层makefile文件、mkconfig文件、config.mk文件分析，会对执行make..._config后的过程进行详细分析，看完这个，移植u-boot决定没问题，至少有个好的开始。
如果要后面的移植或u-boot2012版本的说明，可以联系我。
u-boot1.1.6版本顶层makefile文件、mkconfig文件、config.mk文件分析，会对执行make..._config后的过程进行详细分析，看完这个，移植u-boot决定没问题，至少有个好的开始。
如果要后面的移植或u-boot2012版本的说明，可以联系我。
2023/11/30 2:22:30
672KB
1
为了解决复杂页面及数据处理，特研究并实现可直接悬浮所有view顶层的控件。
#7198f2。
。
。
内含补充文档，集成说明
#7198f2。
。
。
内含补充文档，集成说明
2023/11/27 20:26:09
6KB
1
我只是看到csdn上有人传不完整的代码，然后引导去淘宝店里购买的行为不齿而整理本文档。
目录顶层的readMe.txt是经过我改写，可以帮助用源码学习或者直接使用的人一次run成功。
资源分设置为1分，如果看到不是1分请私信。
目录顶层的readMe.txt是经过我改写，可以帮助用源码学习或者直接使用的人一次run成功。
资源分设置为1分，如果看到不是1分请私信。
2023/11/12 9:33:57
7.43MB
1
使用qurtusII9.1设计并下载到SmartSOPC实验系统中。
本实验利用QuartusII软件，结合所学的数字电路的知识,采用自顶向下的分析方法。
首先分析了多功能数字钟的设计要求、所需实现的功能，然后分析了实现每个功能所需要的基础模块，最后进一步分析了各种基础模块。
在具体设计时，采用的是自底向上的设计方法。
首先设计各种基础模块，然后设计各种功能模块，最后进行综合设计。
本次设计除了实现基本的时钟电路外，还实现了整点报时、闹钟、日期、星期、秒表等多种功能：1．设计一个具有校时、校分，清零，保持和整点报时等功能的数字钟。
基于QuartusⅡ软件或其他EDA软件完成电路设计。
2．对该电路系统采用层次化的方法进行设计,要求设计层次清晰、合理。
3．完成顶层电路原理图的设计，编写相应功能模块的HDL设计程序。
4．对该电路系统进行功能仿真。
5．根据EDA实验开发系统上的FPGA芯片进行适配，生成配置文件或JEDEC文件。
6．将配置文件或JEDEC文件下载到EDA实验开发系统。
7．在EDA实验开发系统上调试、验证电路功能。
本实验利用QuartusII软件，结合所学的数字电路的知识,采用自顶向下的分析方法。
首先分析了多功能数字钟的设计要求、所需实现的功能，然后分析了实现每个功能所需要的基础模块，最后进一步分析了各种基础模块。
在具体设计时，采用的是自底向上的设计方法。
首先设计各种基础模块，然后设计各种功能模块，最后进行综合设计。
本次设计除了实现基本的时钟电路外，还实现了整点报时、闹钟、日期、星期、秒表等多种功能：1．设计一个具有校时、校分，清零，保持和整点报时等功能的数字钟。
基于QuartusⅡ软件或其他EDA软件完成电路设计。
2．对该电路系统采用层次化的方法进行设计,要求设计层次清晰、合理。
3．完成顶层电路原理图的设计，编写相应功能模块的HDL设计程序。
4．对该电路系统进行功能仿真。
5．根据EDA实验开发系统上的FPGA芯片进行适配，生成配置文件或JEDEC文件。
6．将配置文件或JEDEC文件下载到EDA实验开发系统。
7．在EDA实验开发系统上调试、验证电路功能。
2023/11/10 3:28:23
333KB
1
在日常工作中，钉钉打卡成了我生活中不可或缺的一部分。然而，有时候这个看似简单的任务却给我带来了不少烦恼。
每天早晚，我总是得牢记打开钉钉应用，点击"工作台"，再找到"考勤打卡"进行签到。有时候因为工作忙碌，会忘记打卡，导致考勤异常，影响当月的工作评价。而且，由于我使用的是苹果手机，有时候系统更新后，钉钉的某些功能会出现异常，使得打卡变得更加麻烦。
另外，我的家人使用的是安卓手机，他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说，每次打卡都是一次挑战。他们总是担心自己会操作失误，导致打卡失败。
为了解决这些烦恼，我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习，我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03
15KB