基于VHDL的数字频率计设计,希望这个文档对大家有所帮助。
2023/7/26 6:14:44 321KB VHDL
1
数字频率计成果(1)方案一个4位数字展现的十进制频率计,其丈量规模为1MHz。
(2)丈量值经由4个数码管展现以8421BCD码方式输入;
(3)付与影像展现方式,即计数进程中不展现数据,待计数进程竣当时,展现计数下场,并将此展现下场相持到下一次计数竣事。
展现功夫应不小于1s。
(4)可经由开关实现量程抑制,量程分10kHz、100kHz、1MHz三档(最大读数分别为9.999kHz、99.99kHz、999.9kHz);
当输入信号的频率大于响应量程时,有溢出展现。
2023/4/8 8:13:46 729KB FPGA
1
已经过modelsim仿真验证,实际操作中可以串口发生NC和NX的值以供计算,误差<0.01%,频率范围1hz-150Mhz
2023/3/4 16:24:16 17.56MB 范围广
1
测量频率采用等精度法,信号通过高速比较器直接接入FPGA。
本题难点是测量时间间隔,相对误差10^-2,时间间隔范围0.1US-100MS。
因而时间的分辨率要达到1ns,也就是时钟频率要跑到1Ghz,大多数FPGA是不可能完成。
本方案采用状态法测量时间间隔,采用PLL倍频出来的250Mhz,等效成1Ghz的采样频率,满足精度要求,工程代码完整分FPGA工程和stm32工程,转换公式注释明了。
2023/2/15 11:02:12 16.31MB 代码
1
基于FPGA的高精度数字频率计的设计,非常合适毕设,论文。
有用。
2023/1/30 0:41:49 3.69MB FPGA 高精度 数字 频率计
1
改程序完满的实现了四段数码管显示测量信号的频率大小单位,可测量1hz-10MHZ的方波,正弦波,锯齿波,三角波,精度达到0.01
2018/9/24 22:45:15 44KB 频率计
1
改程序完满的实现了四段数码管显示测量信号的频率大小单位,可测量1hz-10MHZ的方波,正弦波,锯齿波,三角波,精度达到0.01
2018/9/24 22:45:15 44KB 频率计
1
2015全国大先生电子设计大赛F题一等奖--数字频率计PDF
2020/11/16 19:47:07 524KB 数字频率计 电子设计 设计大赛F题
1
希望对各位有用,写得很细,基于Multisim数字频率计的设计与仿真,或人的课程设计
2016/10/5 12:53:16 4.62MB 强烈推荐
1
希望对各位有用,写得很细,基于Multisim数字频率计的设计与仿真,或人的课程设计
2016/10/5 12:53:16 4.62MB 强烈推荐
1
共 29 条记录 首页 上一页 下一页 尾页
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡