生成伪随机序列的verilog代码,可以通过Modelsim仿真。
2023/9/22 6:01:32 7KB Verilog PRBS FPGA
1
自己做的作业,作业要求如下:设计m序列NRZ码产生电路以及光纤线路CMI编译码电路。
m序列:伪随机序列;
NRZ:不归零码;
CMI编码规则:0码:01;
1码::00/11交替;
2023/9/21 17:55:19 186KB MaxplusII
1
m序列与gold序列成果阐发比力,赵新宁,,在扩频体系中,伪随机序列具备极其弥留的传染。
m序列以及gold序列作为最罕用以及适用的伪随机序列,各有其特色。
本文阐发其底子原理以及�
2023/4/25 6:32:26 265KB 扩频
1
摘要:matlab由于其渺小的成果而被普及使用于许多工程规模。
在扩频通讯中每一每一的做法是用一扩频序列与信号相乘,从而患上到频谱的扩展或者收缩,于是扩频序列的成果直接遴选着通讯品质。
伪随机序列中的m序列以及gold序列最罕用作扩频序列.
2023/4/24 17:43:17 252KB matlab 伪随机序列
1
先产生4位信息码,用伪随机序列产生器;
然后用encode编码。
为了进行加错先做并串转化,加错时根据输入的另一个伪随机序列的大小决定能否加错。
加错后为了方便译码,进行串并转换。
再检错译码输出正确的信息码。
2023/3/7 4:21:44 6KB 汉明码 VHDL
1
《通信原理》(合订本)系统、深入地引见了通信系统及通信网的基本原理及基本分析方法,是通信及信息专业的专业基础教材。
全书共十一章,内容包括通信系统交通网的基本概念、确定信号及随机过程、模拟通信系统、数字基带传输、数字频带传输、信源和信源编码、信道和信道容量、信道差错控制编码、正交编码与伪随机序列及其应用、通信网的基本原理。
2017/9/7 17:48:43 112.08MB 通信原理 北邮 周炯槃
1
VHDL言语写的伪随机序列产生器,7阶,可修改参数为m阶
2016/8/25 19:09:06 1KB VHDL 伪随机码产生器
1
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡