DMA读的操作相对复杂，需要FPGA向主机发出读请求，主机再返回数据。
FPGA控制逻辑必须计算发起了多少个读TLP请求，再计算收到的数据是否足够。
一般来说FPGA可以一次发送所有的读请求，然后按照顺序接收数据即可。
但是某些主板并不一定是按照请求的顺序返回数据的情况，可能后发出的请求先返回数据，属于主机乱序执行的现象。
要么FPGA一次只发一个读请求，等数据收到了再发现一个读请求—但是效率就对不起了；
要么对乱序情况进行特殊处理，XAPP1052还没有解决该问题。
FPGA控制逻辑必须计算发起了多少个读TLP请求，再计算收到的数据是否足够。
一般来说FPGA可以一次发送所有的读请求，然后按照顺序接收数据即可。
但是某些主板并不一定是按照请求的顺序返回数据的情况，可能后发出的请求先返回数据，属于主机乱序执行的现象。
要么FPGA一次只发一个读请求，等数据收到了再发现一个读请求—但是效率就对不起了；
要么对乱序情况进行特殊处理，XAPP1052还没有解决该问题。
2024/11/22 2:19:49
14KB
1
PCIEX1FPGA(EP2C8F256C8)+DSP(TMS320F28335)开发板protel硬件原理图+PCB文件,，采用8层板设计，板子大小为145x80mm，双面布局布线，FPGA芯片选用cyclone系统中的EP2C8F256C8，DSP芯片选用TMS320F28335,pcie桥接芯片选用pex8311，标准的PCIEX1板卡。
Protel99se设计的DDB后缀项目工程文件，包括完整无措的原理图及PCB印制板图，可用Protel或AltiumDesigner(AD)软件打开或修改，已经制板并在实际项目中使用，可作为你产品设计的参考。
Protel99se设计的DDB后缀项目工程文件，包括完整无措的原理图及PCB印制板图，可用Protel或AltiumDesigner(AD)软件打开或修改，已经制板并在实际项目中使用，可作为你产品设计的参考。
2024/11/9 17:56:01
1.48MB
1
花了好大劲弄好的PCIE封装，在网上找了半天找不到正确的，给大家分享一下。
支持AltiumDesigner。
支持AltiumDesigner。
2024/10/5 9:27:37
495KB
1
RTS-ASG001是一个低成本NVIDIA®Jetson™TX1/TX2载板，载板大小与NVIDIAJetson®TX1/TX2模块一致，它提供了Mini-PCIE（全长或半长），Mini-SATA，千兆以太网，HDMI，USB3.0，USB2.0（W/OTG功能），UART和GPIO等接口。
2024/8/30 4:33:11
403KB
1
NVDIA_显卡_原理图和PCB_源文件是cadenceallegro画的，版图完整，做硬件的哥们儿，有福了，已量产，有BGA,HDMIDVI,DDR3,PCIE——16X等等各种工业标准量产封装库直接调用，呵呵！内部板层分割处理合理，已值得一学。
2024/7/20 2:39:31
unknown
1
xilinx的fpga+pcie数据采集卡，包括linux驱动以及测试程序
2024/6/11 2:06:07
4.45MB
1
在日常工作中，钉钉打卡成了我生活中不可或缺的一部分。然而，有时候这个看似简单的任务却给我带来了不少烦恼。
每天早晚，我总是得牢记打开钉钉应用，点击"工作台"，再找到"考勤打卡"进行签到。有时候因为工作忙碌，会忘记打卡，导致考勤异常，影响当月的工作评价。而且，由于我使用的是苹果手机，有时候系统更新后，钉钉的某些功能会出现异常，使得打卡变得更加麻烦。
另外，我的家人使用的是安卓手机，他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说，每次打卡都是一次挑战。他们总是担心自己会操作失误，导致打卡失败。
为了解决这些烦恼，我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习，我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03
15KB