Spring源码解析Xmind思维导图，阅读spring源码之后整理的。
包括源码流程、时序图、bean生命周期等等总结
包括源码流程、时序图、bean生命周期等等总结
2023/7/28 12:24:40
4.31MB
1
STM32F103C8T+SPI（模拟和硬SPI两种方式）+TFTLCD(ST7735芯片)，用IO模拟时序会出现刷新慢的问题，改为硬件SPI刷屏速度会快些
2023/7/24 13:14:31
11.43MB
1
论文性文档，主讲HDMI转换VGAVGA转换HDMI的详细实现。
里面有详细的EDID表、电路图、时序图，缺点是无代码。
里面有详细的EDID表、电路图、时序图，缺点是无代码。
2023/7/20 14:25:10
617KB
1
本文的主体部分首先详细描述了处理器各个独立功能模块的设计，为后续的整体设计实现提供逻辑功能支持。
随后按照单周期、多周期、流水线的顺序，循序渐进的围绕着指令执行过程中需经历的五个阶段，详细描述了3个版本的处理器中各阶段的逻辑设计。
在完成了各个版本的CPU的整体逻辑设计后，通过QuartusII时序仿真软件在所设计的CPU上运行了测试程序，测试输出波形表明了处理器逻辑设计的正确性。
附录包含了三个版本处理器实现的源码。
随后按照单周期、多周期、流水线的顺序，循序渐进的围绕着指令执行过程中需经历的五个阶段，详细描述了3个版本的处理器中各阶段的逻辑设计。
在完成了各个版本的CPU的整体逻辑设计后，通过QuartusII时序仿真软件在所设计的CPU上运行了测试程序，测试输出波形表明了处理器逻辑设计的正确性。
附录包含了三个版本处理器实现的源码。
2023/7/8 21:19:30
10.53MB
1
51单片机DS18B20单总线温度传感器，附件包含一个DS18B20的例程，基于51单片机，利用12MHz晶振写的温度时序程序
2023/7/6 21:07:47
1KB
1
本程序由本人亲自编译，并用signaltap测试通过，时序严谨，全部参数化，方便移植，对于初学者和工程师都具有较强的参考价值。
2023/6/10 21:50:03
18.83MB
1
集成电路设计中静态时序分析国外经典书籍，非常值得有志于ic设计的从业人员查看研究。
2023/6/7 8:55:18
15.01MB
1
1.文本程序输入（VerilogHDL）2.功能仿真（ModelSim，查看逻辑功能是否正确，要写一个TestBench）3.综合（SynplifyPro，程序综合成网表）4.布局布线（QuartusII，根据我选定的FPGA器件型号，将网表布到器件中，并估算出相应的时延）5.时序仿真（ModelSim，根据时延做进一步仿真）
2023/6/2 22:36:01
275KB
1
本资源是利用verilog语言实现的从设备接收存储数据，严格按照I2C总线时序来开发设计的，对于初学者有很大的帮助。
2023/6/1 17:22:28
10.95MB
1
在日常工作中，钉钉打卡成了我生活中不可或缺的一部分。然而，有时候这个看似简单的任务却给我带来了不少烦恼。
每天早晚，我总是得牢记打开钉钉应用，点击"工作台"，再找到"考勤打卡"进行签到。有时候因为工作忙碌，会忘记打卡，导致考勤异常，影响当月的工作评价。而且，由于我使用的是苹果手机，有时候系统更新后，钉钉的某些功能会出现异常，使得打卡变得更加麻烦。
另外，我的家人使用的是安卓手机，他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说，每次打卡都是一次挑战。他们总是担心自己会操作失误，导致打卡失败。
为了解决这些烦恼，我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习，我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03
15KB