设计了一种可用于射频前端芯片供电的高电源抑制比（PSR）无片外电容CMOS低压差线性稳压器（LDO）。
基于对全频段电源抑制比的详细分析，提出了一种PSR加强电路模块，使100kHz和1MHz处的PSR分别提高了40dB和30dB；
加入串联RC补偿网络，保证了电路的稳定性；
在LDO输出至误差放大器输入的反馈回路引入低通滤波模块，降低了由于输出端接不同负载对反馈回路的影响。
电路采用UMC65nmRFCMOS工艺进行设计和仿真，整个芯片面积为0.028mm2，仿真结果表明，本文设计的LDO的相位裕度为86.8°，在100kHz处，PSR为-84.4dB，输出噪声为8.3nV/[Hz]，在1MHz处，PSRR为-50.6dB，输出噪声为6.9nV[Hz]，适合为噪声敏感的射频电路供电。

用于微信小程序中，对登录用户的信息获取操作，次要为了获取openID等敏感信息，对应文章请参考：http://blog.csdn.net/u011415782/article/details/79559639

随着“大智移云链”等新技术的快速发展与深入应用，整个经济社会迎来了一场数字化的变革。
银行业作为技术高度敏感的行业，历次严重技术创新都会对其运作模式产生深刻影响。
近十年来，商业银行的IT系统数据量高速膨胀，这些海量的、散落在各处的异构数据导致数据资源的价值低、应用难度大等问题。
加之外部数据难以自然地与内部数据进行有机融合，在这种背景下，数据治理成为商业银行无法回避的焦点话题。
同时，监管机构对于商业银行数据治理的要求也在不断加码，银保监会于2018年5月21日正式发布的《银行业金融机构数据治理指引》就明确要求：商业银行应将数据治理工作纳入公司治理的范畴，并将数据治理情况与公司治理评价和监管评级挂钩

很实用的Verilog实例！目录：王金明：《VerilogHDL程序设计教程》程序例子，带说明。
【例3.1】4位全加器【例3.2】4位计数器【例3.3】4位全加器的仿真程序【例3.4】4位计数器的仿真程序【例3.5】“与-或-非”门电路【例5.1】用case语句描述的4选1数据选择器【例5.2】同步置数、同步清零的计数器【例5.4】用initial过程语句对测试变量A、B、C赋值【例5.5】用begin-end串行块产生信号波形【例5.6】用fork-join并行块产生信号波形【例5.7】持续赋值方式定义的2选1多路选择器【例5.8】阻塞赋值方式定义的2选1多路选择器【例5.9】非阻塞赋值【例5.10】阻塞赋值【例5.11】模为60的BCD码加法计数器【例5.12】BCD码—七段数码管显示译码器【例5.13】用casez描述的数据选择器【例5.15】用for语句描述的七人投票表决器【例5.16】用for语句实现2个8位数相乘【例5.17】用repeat实现8位二进制数的乘法【例5.18】同一循环的不同实现方式【例5.19】使用了`include语句的16位加法器【例5.20】条件编译举例【例6.1】加法计数器中的进程【例6.2】任务举例【例6.3】测试程序【例6.4】函数【例6.5】用函数和case语句描述的编码器（不含优先顺序）【例6.6】阶乘运算函数【例6.7】测试程序【例6.8】顺序执行模块1【例6.9】顺序执行模块2【例6.10】并行执行模块1【例6.11】并行执行模块2【例7.1】调用门元件实现的4选1MUX【例7.2】用case语句描述的4选1MUX【例7.3】行为描述方式实现的4位计数器【例7.4】数据流方式描述的4选1MUX【例7.5】用条件运算符描述的4选1MUX【例7.6】门级结构描述的2选1MUX【例7.7】行为描述的2选1MUX【例7.8】数据流描述的2选1MUX【例7.9】调用门元件实现的1位半加器【例7.10】数据流方式描述的1位半加器【例7.11】采用行为描述的1位半加器【例7.12】采用行为描述的1位半加器【例7.13】调用门元件实现的1位全加器【例7.14】数据流描述的1位全加器【例7.15】1位全加器【例7.16】行为描述的1位全加器【例7.17】混合描述的1位全加器【例7.18】结构描述的4位级连全加器【例7.19】数据流描述的4位全加器【例7.20】行为描述的4位全加器【例8.1】$time与$realtime的区别【例8.2】$random函数的使用【例8.3】1位全加器进位输出UDP元件【例8.4】包含x态输入的1位全加器进位输出UDP元件【例8.5】用简缩符“？”表述的1位全加器进位输出UDP元件【例8.6】3选1多路选择器UDP元件【例8.7】电平敏感的1位数据锁存器UDP元件【例8.8】上升沿触发的D触发器UDP元件【例8.9】带异步置1和异步清零的上升沿触发的D触发器UDP元件【例8.12】延迟定义块举例【例8.13】激励波形的描述【例8.15】用always过程块产生两个时钟信号【例8.17】存储器在仿真程序中的使用【例8.18】8位乘法器的仿真程序【例8.19】8位加法器的仿真程序【例8.20】2选1多路选择器的仿真【例8.21】8位计数器的仿真【例9.1】基本门电路的几种描述方法【例9.2】用bufif1关键字描述的三态门【例9.3】用assign语句描述的三态门【例9.4】三态双向驱动器【例9.5】三态双向驱动器【例9.6】3-8译码器【例9.7】8-3优先编码器【例9.8】用函数定义的8-3优先编码器【例9.9】七段数码管译码器【例9.10】奇偶校验位产生器【例9.11】用if-else语句描述的4选1MUX【例9.12】用case语句描述的4选1MUX【例9.13】用组合电路实现的ROM【例9.14】基本D触发器【例9.15】带异步清0、异步置1的

VS2008+OPENCV2.3.0没做MFC单纯的代码，运行起来如果有延迟请将输出坐标正文掉，PS：貌似这种算法的角点对光线很敏感，而且不稳定。

大名鼎鼎的GOOGLE谁都用过而却好多人也晓得怎么用google强大的搜索功能找到一些重要亦或者是敏感的文件，但是google的高级功能不是每一个人都会用，这里有个专门利用的工具……进口的。
googlehack

黑马校对软件百度网盘下载地址，精确校对领导人姓名、职务和领导人排序错误。
精确校对涉及台湾和其他敏感的政治性错误。
即时更新的、可自定义的领导人职务库。
校对插件直接嵌入在Acrobat中校对PDF文件。
可把校对标记转换成注释结果，便于他人查看。
直接嵌入在Word中，编辑、校对完满结合。
直接嵌入在WPS中，编辑、校对完满结合。
直接嵌入在飞腾系统中，排版、校对完满结合。
支持Acrobat6.0/7.0/8.0/9.0版本；
支持Office97～2007版；
支持WPS2007/2009版；
支持飞腾3.1～4.1版。

提出了一种激光线宽测量新方法—系统参数不敏感型循环损耗补偿循环延迟自外差法（LC-RDSHI）。
通过对系统输出功率谱密度函数进行推导以及拍频功率谱仿真，分析讨论了该方法对系统参数不敏感的特性。
在此基础上，搭建相应实验装置，观测了系统参数对LC-RDSHI输出功率谱的影响，发现实验观测结果与理论分析相吻合。
此外，基于不同的实验系统参数，将本方法与传统的LC-RDSHI进行了线宽测量比较。
结果表明，系统参数不敏感型LC-RDSHI具有更高的线宽测量精度，并且测试过程愈加简单，从而具有更好的应用前景。

这是我自己写的一个比较成熟的排课系统，并且已经成功上线使用（为了保密，我已在代码中将敏感信息全部改成了电视剧的人名），可作为计算机专业的毕业设计。
最后会将排课的结果自动写入word（自动生成表格，并且自动将数据填入表格，用到技术freemark）。
用到技术是Javaswing。
代码总共约1万行。
拥有冲突处理机制。
使用方式：运行window文件-点击修改基础数据-自动对应-然后点击排课。
这时会自动在d盘下，生成temp文件夹，教师和班级的课表word文件会在temp文件夹中自动出现。
我注释写的不是很多。
如果有什么问题请联系qq：739690811（添加时说是问程序问题的）。

ANSYSworkbench培训讲义教程完整版，包含多目标设计，呼应面优化，敏感度分析，可靠度分析等。

在日常工作中，钉钉打卡成了我生活中不可或缺的一部分。然而，有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚，我总是得牢记打开钉钉应用，点击"工作台"，再找到"考勤打卡"进行签到。有时候因为工作忙碌，会忘记打卡，导致考勤异常，影响当月的工作评价。而且，由于我使用的是苹果手机，有时候系统更新后，钉钉的某些功能会出现异常，使得打卡变得更加麻烦。 另外，我的家人使用的是安卓手机，他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说，每次打卡都是一次挑战。他们总是担心自己会操作失误，导致打卡失败。 为了解决这些烦恼，我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习，我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。