里面包含比较全的STM32F0XX系列单片机的例程,基本可以直接用。
该材料只用于实验、共享,不可用于盈利,如若产生经济纠纷,不负任何责任。
2018/9/22 20:41:11 5.59MB STM32F0 例程
1
只适合会c++的人看,没编程基础的有点费劲,但是代码量很少,就30行。
是c++的代码,可以关闭天龙八部网游的互斥体。
已经是dll了,可以直接用vc打开,运行,然后运行天龙八部网游,实现多开你也可以自己改成exe的。
后续我会放出我自己写的exe的源码。
2015/4/17 21:18:04 13KB 天龙八部网游 多开 源码
1
协助大家把喜马拉雅PC上下的资源重命名的工具,因为是用易语言写的容易报毒,放心使用,如果但是可以看我别的资源中有java写的也可以直接用
2016/10/3 2:22:26 1.71MB 易语言 喜马拉雅 重命名 免费
1
Java实现的websocket的完好例子,可以了解websocket的基本用法,也可以直接用于项目开发。
2020/1/1 23:06:32 93KB websoc
1
硬件开发时,常用verilogHDL硬件描述语言来编写CPLD或是FPGA的逻辑程序,但各芯片厂商提供的verilog编辑器不仅外观丑陋,而且使用起来非常不灵活,有的甚至无法自动缩进。
忍无可忍,只好自己动手,丰衣足食。
还好有Ultraedit这么一个强大的编辑器软件,可以DIY一个语法环境出来,网上找到的verilog语言wordfile都不是很全,最要命的是不能生成函数(模块)列表,自动配对、缩进也没做全。
花了半天时间,学习了一下所谓的“正则表达式”,终于生成了我希望的完整列表。
最后说一下,这个wordfile使用时要注意的地方:1.有的内部module的端口列表比较长,为了可以像函数一下展开和收起,定义了“(+制表符”和“);
”是一对可收起的标示符,因而在其他地方的“);
”最好在中间插个空格。
2.设置了多级列表,moduleparameterinputportoutputportioputportwireregalwaysblockassignlinessubmoduleport3.文件时*.uew格式,在UE19里可以直接用,其他早前版本,可以用文本文件打开,拷贝到wordfile文件里去。
4.使用中有什么问题,欢迎加QQ(2245240164,请注明verilog),乐意分享和交流
2016/5/25 19:22:24 6KB Ultraedit UEstudio verilog wordfile
1
Protel99se封装库原理图库PCB封装库元器件库工程实例,多年积存和整理的PROTEL库文件,包括原理图库PCB封装库文件,基本上可以满足你的项目设计需求,可以直接用到你的项目设计中。
1
典型相关性分析,可以直接用的。
MATLAB代码格式,只需输出变量即可。
2020/2/27 19:24:34 358B MATLAB MCCA
1
大学期间做的一个课程设计,代码应该可以直接用
2015/4/6 18:05:26 131KB EDA VHDL 密码锁
1
ssm完好项目,包括mysql数据库,可以直接用的。
2018/5/23 7:43:50 11.8MB ssm
1
天使插件v4.019源码,天使插件是大漠插件的模仿者,功能强大,源码可以直接用VS2017打开生成,还包含了API阐明文档。
2022/9/23 21:40:35 58.7MB 天使插件源码 仿大漠插件源码
1
共 181 条记录 首页 上一页 下一页 尾页
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡