所有资源已经打包上传,很好的学习资料。
基于FPGA的分频器设计1)系统时钟1MHz;
2)要求能产生2分频~16分频信号,分频系数步进值为1;
3)“分频系数置数”按钮每按一次,分频系数增加1,增加到16后如果再次按下“分频系数置数”按钮,分频系数回归到2;
置数结束后,按下“启动”按钮,系统按照指定的分频系数生成分频信号;
4)n分频后,“1”电平持续的时间要求1~n-1可调,步进值1;
5)“占空系数置数”按钮每按一次,“1”电平持续时间增加1,增加到n-1后如果再次按下“分频系数置数”按钮,“1”电平持续时间回归到1;
再按下“启动”按钮后,系统按照指定的“1”电平持续时间生成分频信号;
2024/5/26 1:17:57 2.81MB FPGA 分频器 可控 EDA课程设计
1
xilinxzynq7000seriesFPGA应用电阻电容自动测量系统
2024/5/25 9:42:28 2.41MB fpga
1
通过Verilog实现了RS232串口通信功能,包括串口的接收和发送,并给出了详细的注释,易于代码的理解,只需针对自己的实际情况稍加修改便可直接使用。
实际上板验证可用
2024/5/21 20:53:12 2KB FPGA Verilog UART 串口通信
1
关于DMD驱动板的设计,基于FPGA及DLP芯片
2024/5/15 4:02:05 665KB 压缩感知 试验仿真 DMD驱动设计
1
本实验要求设计一个简易的频率计,实现对标准的方波信号进行频率测量,并把测量的结果送到8位的数码管显示,所要求测量范围是1Hz~99999999Hz。
整个设计的基本原理就是对1秒钟之内输入的方波进行计数,把所得数据保存在计数器里,经过译码器处理之后,然后送往数码管显示。
这里采用的方案是在采样时钟的上升沿开始计数,然后在下一个上升沿把计数器里的数据送往数码管,并且把计数器清零,让其重新计数。
整个方案的实现主要分为四个模块:时钟分频(clk_div)模块、计数器模块(counter)、译码器模块(seg8)、扫描输出(saomiao)模块。
2024/5/14 10:38:37 621KB fpga实现的频率计
1
基于FPGA的运动目标识别与追踪(内附全部代码)v1-1可目标追踪。



2024/5/13 7:08:31 2.58MB 目标追踪
1
在FPGA上实现CRC算法的程序.7z
2024/5/12 8:21:11 5KB 在FPGA上实现CRC算法的程序
1
该代码实现实现了FPGA对EEPROM的字节读写访问,对于FPGA初学者而言,简单易懂!
2024/5/12 2:31:07 390KB FPGA IIC Verilo FPGA入门
1
介绍:目录前言2第一章、为什么工程师要掌握FPGA开发知识?5第二章、FPGA基本知识与发展趋势72.1FPGA结构和工作原理72.1.1梦想成就伟业72.1.2FPGA结构82.1.3软核、硬核以及固核的概念152.1.4从可编程器件发展看FPGA未来趋势15第三章、FPGA主要供应商与产品173.1.1赛灵思主要产品介绍17第四章、FPGA开发基本流程294.1典型FPGA开发流程与注意事项294.2基于FPGA的SOC设计方法32基于FPGA的典型SOC开发流程为32第五章、FPGA实战开发技巧335.1FPGA器件选型常识335.1.1器件的供货渠道和开发工具的支持335.1.2器件的硬件资源335.1.3电气接口标准345.1.4器件的速度等级355.1.5器件的温度等级355.1.6器件的封装355.1.7器件的价格355.2如何进行FPGA设计早期系统规划365.3.综合和仿真技巧375.3.1综合工具XST的使用375.3.2基于ISE的仿真425.3.3和FPGA接口相关的设置以及时序分析455.3.4综合高手揭秘XST的11个技巧515.4大规模设计带来的综合和布线问题525.5FPGA相关电路设计知识54FPGA开发全攻略—工程师创新设计宝典上册基础篇5.5.1配置电路545.5.2主串模式——最常用的FPGA配置模式565.5.3SPI串行Flash配置模式585.5.4从串配置模式625.5.5JTAG配置模式635.5.6SystemACE配置方案645.6大规模设计的调试经验685.6.1ChipScopePro组件应用实例685.7FPGA设计的IP和算法应用745.7.1IP核综述745.7.2FFTIP核应用示例755.8赛灵思FPGA的专用HDL开发技巧795.8.1赛灵思FPGA的体系结构特点795.8.2赛灵思FPGA芯片专用代码风格79ISE与EDK开发技巧之时序篇835.10新一代开发工具ISEDesignSuit10.1介绍855.10.1ISEDesignSuit10.1综述855.10.2ISEDesignSuit10.1的创新特性855.11ISE与第三方软件的配合使用技巧925.11.1SynplifyPro软件的使用925.11.2ModelSim软件的使用995.11.3SynplifyPro、ModelSim和ISE的联合开发流程1045.11.4ISE与MATLAB的联合使用1055.12征服FPGA低功耗设计的三个挑战1085.13高手之路——FPGA设计开发中的进阶路线111附录一、FPGA开发资源总汇112附录二、编委信息与后记113附录三、版权声明114
1
mii模式DE2-115fpga上的两个网卡发送接收的数据能够用signaltapii观察。
并且可以接收PC传输的数据,用signaltap观察。
如果发送的数据对应代码中的数据,那么可以看到ledG0等闪烁。
2024/5/10 21:24:58 15.62MB DE2-115 以太网 88E1111 PC电脑
1
共 1000 条记录 首页 上一页 下一页 尾页
在日常工作中,钉钉打卡成了我生活中不可或缺的一部分。然而,有时候这个看似简单的任务却给我带来了不少烦恼。 每天早晚,我总是得牢记打开钉钉应用,点击"工作台",再找到"考勤打卡"进行签到。有时候因为工作忙碌,会忘记打卡,导致考勤异常,影响当月的工作评价。而且,由于我使用的是苹果手机,有时候系统更新后,钉钉的某些功能会出现异常,使得打卡变得更加麻烦。 另外,我的家人使用的是安卓手机,他们也经常抱怨钉钉打卡的繁琐。尤其是对于那些不太熟悉手机操作的长辈来说,每次打卡都是一次挑战。他们总是担心自己会操作失误,导致打卡失败。 为了解决这些烦恼,我开始思考是否可以通过编写一个全自动化脚本来实现钉钉打卡。经过一段时间的摸索和学习,我终于成功编写出了一个适用于苹果和安卓系统的钉钉打卡脚本。
2024-04-09 15:03 15KB 钉钉 钉钉打卡